



UNIVERSIDADE FEDERAL DE SANTA CATARINA
CAMPUS ARARANGUÁ - ARA

PLANO DE ENSINO

SEMESTRE 2015.1

I. IDENTIFICAÇÃO DA DISCIPLINA:

CÓDIGO	NOME DA DISCIPLINA	Nº DE HORAS-AULA SEMANALIS TEÓRICAS	Nº DE HORAS-AULA SEMANALIS PRÁTICAS	TOTAL DE HORAS-AULA SEMESTRAIS
ARA7546	Circuitos Digitais	4	0	72

HORÁRIO MÓDULO

TURMAS TEÓRICAS TURMAS PRÁTICAS Presencial

II. PROFESSOR(ES) MINISTRANTE(S)

Prof. Fábio Rodrigues de la Rocha, Dr.

f.l.rocha.ufsc@gmail.com

III. PRÉ-REQUISITO(S)

CÓDIGO	NOME DA DISCIPLINA
	Esta disciplina não possui pré-requisitos

IV. CURSO(S) PARA O(S) QUAL(IS) A DISCIPLINA É OFERECIDA

Engenharia de Computação

V. JUSTIFICATIVA

Esta disciplina deverá explorar conceitos e técnicas em circuitos digitais e motivar a realização de projeto extraclasse em ambiente de laboratório. Também irá induzir o aluno à realizar tais projetos em um ambiente que se utilize de linguagem de descrição de hardware

VI. EMENTA

Álgebra de Boole (teoremas). Portas lógicas. Parâmetros físicos e limitações de portas lógicas e circuitos integrados. Circuitos combinacionais. Técnicas de minimização de hardware. Implementação de dispositivos elementares de memória (latches e flip-flops). Circuitos Sequenciais. Memória. Linguagens de descrição de hardware. Implementação de módulos básicos. Ambiente de simulação.

VII. OBJETIVOS

Objetivo Geral:

- Representar equações lógicas, efetuar simplificações por mapas de Karnaugh
- Implementar funções lógicas utilizando portas lógicas;
- Projetar circuitos eletrônicos fazendo dos principais dispositivos;
- Compreender o funcionamento de registradores, memórias e fazer associações em série e em paralelo;
- Conhecer o funcionamento interno dos principais dispositivos.

VIII. CONTEÚDO PROGRAMÁTICO

UNIDADE 1: Álgebra de Boole [24 horas-aula]

- Representar funções lógicas por meio de equações
- Realizar simplificações aplicando teoremas fundamentais e mapas K (minimização)
- Implementar funções lógicas através de portas lógicas

UNIDADE 2: Circuitos Combinacionais Básicos [12 horas-aula]

- Estudar os dispositivos fundamentais: multiplexadores, demultiplexadores, decodificadores, comparadores e

Fábio

codificadores.

UNIDADE 3: somadores [08 horas-aula]

- Circuitos aritméticos somadores, subtratores
- Projeto de circuitos lógicos combinacionais
- Codificadores e decodificadores

UNIDADE 4: Circuitos Sequenciais [16 horas-aula]

- latches, flipflops
- máquinas de estado

UNIDADE 5: Registradores [4 horas-aula]

- série, paralelo, associação
- CIs

UNIDADE 6: Contadores [4 horas-aula]

- Up, Down, reversível
- Síncrono, assíncrono, sequencia não natural

UNIDADE 7: Memória [04 horas-aula]

- Tipos de memória e seu funcionamento interno.
- Associação de memória

IX. METODOLOGIA DE ENSINO / DESENVOLVIMENTO DO PROGRAMA

- Aulas teóricas: desenvolvidas em sala e com emprego de meios audiovisuais tais como transparências e apresentações sobre PC portátil de produção própria expostas com projetor. Todo o material didático estará disponível "a priori" para os alunos na página do professor: fabiodelarocha.paginas.ufsc.br

X. METODOLOGIA E INSTRUMENTOS DE AVALIAÇÃO

A verificação do rendimento escolar compreenderá frequência e aproveitamento nos estudos, os quais deverão ser atingidos conjuntamente. Será obrigatória a frequência às atividades correspondentes a cada disciplina, no mínimo a 75% das mesmas (Frequência Suficiente - FS), ficando nela reprovado o aluno que não comparecer a mais de 25% das atividades (Frequência Insuficiente - FI).

Serão realizadas duas provas escritas:

- Prova Escrita 1 (P1)
- Prova Escrita 2 (P2)

é realizado um trabalho prático (T1)

$$MP = \frac{(P1 + P2)}{2}$$

A média final (MF) do semestre será calculada como a média ponderada entre o trabalho T1 e a média das provas MP. A MP terá peso 7 e o trabalho T1 peso 3. (Art. 69 e 72 da Res. nº 17/CUn/1997).

O aluno com Frequência Suficiente (FS) e média das notas de avaliações do semestre MF entre 3,0 e 5,5 NÃO terá direito a uma nova avaliação no final do semestre (REC) de acordo com o art.70, § 2º. A Nota Final (NF) será calculada por meio da média aritmética entre a média das notas das avaliações parciais. (Art. 70 e 71 da Res. nº 17/CUn/1997).

Ao aluno que não comparecer às atividades práticas ou não apresentar trabalhos no prazo estabelecido será atribuída nota 0 (zero). (Art. 70, § 4º da Res. nº 17/CUn/1997)

Observações:

Avaliação de recuperação

Não há avaliação de recuperação nas disciplinas de caráter prático que envolve atividades de laboratório. (Res.17/CUn/97).

Nova avaliação

Pedidos de segunda avaliação somente para casos em que o aluno, por motivo de força maior e plenamente

justificado, deixar de realizar avaliações previstas no plano de ensino, e deverá ser formalizado via requerimento de avaliação à Secretaria Acadêmica do Campus Araranguá dentro do prazo de 3 dias úteis apresentando comprovação. (Ver formulário)

XI. CRONOGRAMA TEÓRICO

AULA (semana)	DATA	ASSUNTO
1 ^a	09/03 – 14/03	Apresentação do plano de ensino, site da disciplina, Postulados , Lei da dualidade , Teoremas fundamentais , Funções Booleanas, Portas lógicas
2 ^a	16/03 – 21/03	Equivalência de portas Equivalente à porta “NAND” , Equivalente à porta “NOR” , Equivalente à porta “NOT” , Equivalente à porta “AND” , Equivalente à porta “OR”
3 ^a	23/03 – 28/03	Implementação de funções
4 ^a	30/03 – 4/04	Formas padrões , Equivalente decimal, Notações simplificadas Forma padrão x Tabela verdade
5 ^a	06/04 – 11/04	Minimização de funções , Mapa para quatro variáveis , Nomenclatura das celas, Grupo de celas
6 ^a	13/04 – 18/04	Teoria dos conjuntos e os mapas, Representação de função no mapa , Minimização de funções , Mapas para 2, 3, 5 e 6 variáveis , Funções incompletas
7 ^a	20/04 – 25/04	Exercícios sobre a matéria PROVA P1
8 ^a	27/04 – 02/05	Multiplexadores Circuitos Multiplexadores MSI: 74XX153/253, 74XX157/257, 74XX151, 74XX150/251 , Aplicações de Multiplexadores: Geração de funções booleanas, Associação, Seletor de palavras, Demultiplexadores
9 ^a	04/05 – 09/05	Demultiplexador: Circuitos Integrados MSI, Circuito Integrado 74155. Uso como Demultiplexador. Exercícios sobre multiplexadores.
10 ^a	11/05 – 16/05	Decodificadores Projeto de um Decodificador 2/4: Decodificador Decimal: Circuito Integrado 7442, 74XX42 Decodificador Hexadecimal Associação de Decodificadores Decodificadores para Sete Segmentos Comparadores Codificador: Circuito codificador com 3 saídas 74LS148
11 ^a	18/05 – 23/05	Circuitos Aritméticos e Códigos Especiais Adição Projeto do Somador para quatro “bits”: Somador Incompleto, Somador Completo (“Full-Adder”) Somador Paralelo
12 ^a	25/05 – 30/05	Circuito Integrado – 74LS83 Subtração
13 ^a	01/06 – 06/06	Análise e Síntese de Circuitos Seqüenciais “Latch” RS, “Latch” RS Síncrono, “Latch” D, “Flip-Flop” D “Flip-Flop” JK “Edge-Triggered”, “Flip-Flop” JK “Master-Slave”
14 ^a	08/06 – 13/06	Duplo “flip-flop” D: 74LS74, 74HC/HCT74 Quádruplo “Latches” D: 74LS75, 74HC/HCT75 Duplo “flip-flop” JK “edge-triggered”: 7476, 74LS76, 74C76, 74HC/HCT76 Duplo “Flip-Flop” JK “edge-triggered” com “Set” e “Reset”: 74LS112, 74F112, 74LVC112 Duplo “Flip-Flop” JK “edge-triggered” com “Set” e “Reset”: 74LS109, 74F109, 74LVC109 Seis “flip-flops” D: 74LS174, 74HC/HCT174 Análise e Síntese de Circuitos Seqüências Síncronos Modelos de Máquinas Seqüenciais de Estado
15 ^a	15/06 – 20/06	Análise de uma FSM de Mealy com “Flip-flop” JK Análise de uma FSM de Moore com “Flip-flop” JK TRABALHO T1

16 ^a	22/06 – 27/06	Registradores Contadores
17 ^a	29/06 – 04/07	Memórias RAM Memória RAM Estática SRAM Síncrona SRAM Síncrona, Sinais na Leitura/Escrita, Memórias ROM, ROM com Matriz de Diodos ROM programável pelo usuário – PROM, ROM Programável e Apagável pelo Usuário, "EPROM", EEPROM, FLASH, Associando Memórias
18 ^a	06/07 – 11/07	Prova P2 Prova REC Fechamento das notas

XII. Feriados previstos para o semestre 2015.1:

DATA	
03/04	Aniversário Araranguá
04/04	Dia não letivo
20/04	Dia não letivo
21/04	Tiradentes
01/05	Dia do trabalho
02/05	Dia não letivo
04/05	Padroeira de Araranguá
04/06	Corpus Christi
05/06	Dia não letivo
06/06	Dia não letivo


XIII. BIBLIOGRAFIA BÁSICA

- [1] TOCCI, RONALD J.; WIDMER, NEAL S.; MOSS, GREGORY L. Sistemas Digitais: Princípios e Aplicações 11^a edição. São Paulo: Pearson.
- [2] BIGNELL, J. W. e DONOVAN, R. L.. Eletrônica Digital. Volumes 1 e 2, São Paulo: Makron Books.
- [3] Floyd, "Sistemas Digitais: Fundamentos e aplicações", Bookman, 2007.

XIV. BIBLIOGRAFIA COMPLEMENTAR:

- [4] CAPUANO, Francisco G.. Exercícios de Eletrônica Digital. São Paulo: Érica.
- [5] MALVINO, A. P. e LEACH, D. P.. Eletrônica Digital – Princípios e Aplicações. Volumes 1 e 2, São Paulo: McGraw-Hill, 1987
- [6] ZUBIA, J.G. Problemas Resueltos de Electrónica Digital – Paso a Paso. Thomson.
- [7] PEDRONI, Volnei. Eletrônica Digital Moderna e VHDL:Princípios Digitais, Eletrônica Digital, Projeto Digital, Microeletrônica e VHDL. São Paulo. Campus. ISBN:9788535234657
- [8] D'AMORE, ROBERTO, "VHDL - DESCRIÇÃO E SINTESE DE CIRCUITOS DIGITAIS", LTC, ISBN: 8521620543, ISBN-13: 9788521620549, 2^a edição, 2012.

Os livros acima citados constam na Biblioteca Universitária e Setorial de Araranguá. Algumas bibliografias também podem ser encontradas no acervo da disciplina, via sistema Moodle.


Prof. Fábio Rodrigues de la Rocha

Aprovado na Reunião do Colegiado do Curso 08 / 05 / 15

Coordenação


Prof. Dr. Eliane Pozzebon
Professor Adjunto
SIAPE: 1680881
UFSC Campus Araranguá