UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA

Renan Oliveira Netto

AVALIAÇÃO DO IMPACTO DE RECONVERGÊNCIAS NA QUALIDADE DA SOLUÇÃO DE *GATE SIZING* DISCRETO BASEADO EM PROGRAMAÇÃO DINÂMICA

Florianópolis

2014

Renan Oliveira Netto

AVALIAÇÃO DO IMPACTO DE RECONVERGÊNCIAS NA QUALIDADE DA SOLUÇÃO DE *GATE SIZING* DISCRETO BASEADO EM PROGRAMAÇÃO DINÂMICA

Trabalho de Conclusão de Curso submetido ao Curso de Bacharelado em Ciências da Computação para a obtenção do Grau de Bacharel em Ciências da Computação. Orientador Universidade Federal de Santa Catarina: Msc. Vinícius dos Santos Livramento Coorientador Universidade Federal de Santa Catarina: Prof. Dr. José Luis Almada Güntzel

Florianópolis

2014

Ficha de identificação da obra elaborada pelo autor, através do Programa de Geração Automática da Biblioteca Universitária da UFSC.

Netto, Renan Oliveira Avaliação do Impacto de Reconvergências na Qualidade da Solução de Vtextit{Gate Sizing} Discreto Baseado em Programação Dinâmica / Renan Oliveira Netto ; orientador, Vinícius dos Santos Livramento ; coorientador, José Luis Almada Gûntzel. - Florianópolis, SC, 2014. 179 p.
Trabalho de Conclusão de Curso (graduação) -Universidade Federal de Santa Catarina, Centro Tecnológico. Graduação em Ciências da Computação.
Inclui referências

Ciências da Computação. 2. Gate sizing. 3. Relaxação Lagrangeana. 4. Programação dinâmica. 5. Geração de circuitos artificiais. I. Livramento, Vinícius dos Santos. II. Gûntzel, José Luis Almada. III. Universidade Federal de Santa Catarina. Graduação em Ciências da Computação. IV. Título. Renan Oliveira Netto

AVALIAÇÃO DO IMPACTO DE RECONVERGÊNCIAS NA QUALIDADE DA SOLUÇÃO DE *GATE SIZING* DISCRETO BASEADO EM PROGRAMAÇÃO DINÂMICA

Este Trabalho de Conclusão de Curso foi julgado aprovado para a obtenção do Título de "Bacharel em Ciências da Computação" e aprovado em sua forma final pelo Curso de Bacharelado em Ciências da Computação.

Florianópolis, 18 de julho 2014.

Prof. Dr. Renato Cislaghi Coordenador Universidade Federal de Santa Catarina

Banca Examinadora:

Msc. Vinícius dos Santos Livramento Orientador Universidade Federal de Santa Catarina

Prof. Dr. José Luis Almada Güntzel Coorientador Universidade Federal de Santa Catarina

Prof. Dr. Luiz Cláudio Villar dos Santos Universidade Federal de Santa Catarina

Este trabalho é dedicado à minha família, por toda a sua dedicação.

AGRADECIMENTOS

Agradeço ao meu orientador Vinícius dos Santos Livramento, por todo o auxílio oferecido na execução deste trabalho, incluindo: infraestrutura oferecida, esclarecimento de dúvidas, escrita do texto e avaliação do trabalho.

Agradeço ao meu coorientador José Luis Almada Güntezl, pela oportunidade de realizar este trabalho, assim como pela avaliação dele.

Agradeço ao membro da banca Luiz Cláudio Villar dos Santos, por ceder seu tempo para a avaliação deste trabalho.

Agradeço ao colega de trabalho Chrystian de Sousa Guth, pela infraestrutura oferecida para realização deste trabalho e por esclarecer eventuais dúvidas na utilização dela.

Agradeço aos colegas André Stangarlin de Camargo, Cláudio Luiz Dettoni, Chrystian de Sousa Guth, Gabriel Arthur Gerber de Andrade, Gabriel Garcia Gava e Lucas Pereira da Silva que me acompanharam na maior parte da graduação.

Agradeço à minha namorada Taciane Martimiano, pela paciência ao me acompanhar neste ano de TCC.

Por fim, agradeço à minha família Carlos Alberto Barbosa Netto, Loreni Oliveira Netto e Caio Oliveira Netto, por todo apoio e dedicação oferecidos até hoje, pois sem eles, nada disso seria possível.

RESUMO

O problema de gate sizing consiste em dimensionar as portas lógicas de um circuito digital com o objetivo de minimizar a potência por este consumida, sem violar restrições de atraso. Este é um problema que tem recebido atenção recentemente devido à demanda crescente de sistemas embarcados que exigem um baixo consumo de energia. Trabalhos recentes mostraram que a formulação desse problema utilizando Relaxação Lagrangeana leva a bons resultados, sendo sua resolução viabilizada através de diferentes técnicas como programação dinâmica, heurísticas gulosas, etc. Seria de se esperar que a resolução do problema com programação dinâmica levasse a melhores resultados do que em heurísticas gulosas (pois o primeiro método toma decisões globais no espaço de soluções). Entretanto, os resultados da literatura que utilizam heurísticas gulosas são melhores do que os que utilizam programação dinâmica. Este trabalho investiga o motivo dessa redução da qualidade. A hipótese de pesquisa levantada é a de que as estratégias utilizadas por algoritmos de programação dinâmica para contornar as limitações resultantes da presença de reconvergências de caminhos em circuitos reais degradam a qualidade da solução de tais algoritmos. Para isso, foram gerados circuitos artificiais a partir dos parâmetros dos circuitos da infraestrutura do ISPD 2012 Discrete Gate Sizing Contest e variando o número de reconvergências. Estes circuitos foram utilizados para comparar um algoritmo de cada classe. Para circuitos sem reconvergências, o algoritmo de programação dinâmica atingiu um leakage médio 28% menor do que a heurística gulosa para os circuitos com a configuração fast e 37% menor para os circuitos com a configuração slow, ao custo de um tempo de execução em média 85 vezes maior. Para circuitos com 100% das reconvergências do circuito real cujos parâmetros foram extraídos, o algoritmo de programação dinâmica atingiu um consumo de energia em média 63% superior para os circuitos com a configuração fast e 13% superior para os circuitos com a configuração slow. Portanto, os resultados obtidos sugerem que a hipótese de pesquisa levantada é válida.

Palavras-chave: *Gate Sizing*, Relaxação Lagrangeana, Programação Dinâmica, Circuitos Artificiais, Reconvergências de Caminhos

ABSTRACT

Gate sizing consists in sizing a digital circuit logic gates to minimize its leakage. Increased importance has been given to this problem due the increasing demand of low power embedded systems. Recent works show that the gate sizing problem formulation using lagrangean relaxation presented good results, while the problem is solved using different techniques, like dynammic programming or greedy heuristics. Although it is believed that dynammic programming tends to find better results compared to greedy methods, it has been verified that the greedy heuristics still present better results. This works proposes to investigate the reason of this quality reduction for dynammic programming algorithms. The suggested hypothesis is that the strategies used by dynamic programming algorithms to deal with path convergences in real circuits degrade the solution quality. To verify this hypothesis, this work proposes to generate artificial circuits from the paramaters of the circuits from ISPD 2012 Discrete Gate Sizing Contest with variable number of path convergences and comparing one dynamic programming algorithm to a greedy method when sizing them. For circuits without convergences, the dynamic programming algorithm achieved an average leakage 28% lower than the greedy method on circuits with fast configuration and 37% on circuits with slow configuration. For circuits with 100% of the convergences from the real circuit whose parameters were extracted, the dynamic programming algorithm achieved an average energy consumption 63% higher on circuits with fast configuration and 13% on circuits with slow configuration. Therefore, those results validate the raised hypothesis.

Keywords: Gate Sizing, Lagrangean Relaxation, Dynammic Programming, Artificial Circuits, Path Convergences

LISTA DE FIGURAS

Figura 1	Fluxo de projeto <i>standard cell</i> , adaptado de Lee e Gupta (2012)	24
Figura 2	Passos metodológicos para validar a hipótese de pesquisa	29
Figura 3	Exemplo de circuito combinacional (full adder)	31
Figura 4	Exemplo de modelo de grafo de um circuito combinacional	33
Figura 5	Conexão entre duas células <i>i</i> e <i>j</i>	34
Figura 6	Exemplo de pirâmide de números	36
Figura 7	Matriz da pirâmide de números da Figura 6	36
Figura 8	Exemplo de grafo com uma reconvergência	39
Figura 9	Propagação dos custos no grafo da Figura 8	40
Figura 10	Exemplo do algoritmo de Liu e Hu (2010). Obtido de Liu e	
Hu (2010)		46
Figura 11	Grafo com reconvergência e subotimalidade adaptado de Oz-	
dal, Burns	e Hu (2012)	48
Figura 12	Grafo com os custos dos subnodos adaptado de Ozdal, Burns	
e Hu (2012	2)	49
Figura 13	Gráfico do atraso de uma célula em função da capacitância na	50
sua saida,	assumindo um <i>siew</i> de entrada fixo	50
Figura 14 Burns e H	Grato com custos dos subnodos e arestas adaptado de Ozdar, (2012)	52
Figure 15	Exemplo de extração de árvores adaptado de Ozdal Burns e	52
Hu (2012)	Exemplo de extração de al voles adaptado de Ozdal, Burns e	54
Figura 16	Topologias dos <i>evecharts</i> . Adaptado de Gupta et al. (2010)	57
Figura 17	Passos para geração do circuito artificial utilizando o algoritmo	0,
de Gupta e	et al. (2010)	58
Figura 18	Passos para geração do circuito artificial utilizando o algoritmo	
de Kahng	e Kang (2012)	61
Figura 19	Circuito real utilizado para extração de parâmetros (full adder)	63
Figura 20	Passos para geração do circuito artificial sem reconvergências	64
Figura 21	Circuito gerado pelo método proposto	65
Figura 22	Exemplo de circuito artificial com uma reconvergência	67
Figura 23	Energia obtida variando o número de reconvergências do cir-	
cuito DMA	1	72
Figura 24	Energia obtida variando o número de reconvergências do cir-	

cuito <i>pci_bridge32</i>	73
Figura 25 Energia obtida variando o número de reconvergências do cir-	
cuito <i>des_perf</i>	74
Figura 26 Energia obtida variando o número de reconvergências do cir-	
cuito <i>vga_lcd</i>	74
Figura 27 Tempos de execução dos algoritmos comparados	76

LISTA DE TABELAS

Tabela 1 Circuitos artificiais gerados	69
Tabela 2 Leakage mínimo e características temporais dos circuitos ge-	
rados	70
Tabela 3 Resultados dos dois algoritmos para os circuitos com configuraç	ção
fast	71
Tabela 4 Resultados dos dois algoritmos para os circuitos com configuraç	ção
<i>slow</i>	71
Tabela 5 Tempo de execução dos dois algoritmos para os circuitos com	
configuração fast	75
Tabela 6 Tempo de execução dos dois algoritmos para os circuitos com	
configuração fast	75

LISTA DE ABREVIATURAS E SIGLAS

EDA	Electronic Design Automation	23
PMD	Dispositivo portátil móvel	23
LR	Relaxação Lagrangeana	25
LM	Multiplicador de Lagrange	25
LRS	Subproblema lagrangeano relaxado	25
LDP	Problema dual lagrangeano	25
ISPD 2013	3	
ISF	PD 2013 Discrete Gate Sizing Contest	26
ISPD 2012	2	
ISF	PD 2012 Discrete Gate Sizing Contest	27
DAG	Grafo acíclico orientado	32
STA	Análise de <i>timing</i> estática	32
DP	Programação Dinâmica	35

LISTA DE SÍMBOLOS

С	Conjunto de células combinacionais do circuito	32
PI	Conjunto de entradas primárias do circuito	32
PO	Conjunto de saídas primárias do circuito	32
fanin((v_i)	
Co	njunto de células e entradas primárias conectadas à entrada de v_i .	32
fanou	$t(v_i)$	
Co	njunto de células e saídas primárias conectadas à saída de $v_i \dots$	32
input($v_i)$	
Co	njunto de pinos de entrada de v_i	32
Т	Atraso crítico alvo do circuito	33
a_i	Arrival time da célula v _i	33
r _i	<i>Required time</i> da célula <i>v</i> _i	33
slack _i	<i>Slack</i> da célula <i>v</i> _{<i>i</i>}	33
$d_{i,j}$	Atraso entre a entrada i de uma célula v_j e a sua saída	34
slew _{i,j}	<i>Slew</i> do sinal na saída da célula <i>v_j</i>	34
custo _j	(a_i)	
Lee	<i>akage</i> necessário para atingir o <i>arrival time</i> a_j na saída da célula v_j	38
W_{j}	Conjunto de opções da célula <i>v_j</i>	38
$d_{i,i}^w$	Atraso da célula v_j para uma opção w	38
leakag	re_i^w	
Po	tếncia de <i>leakage</i> da célula v_j com a opção w	38
α	Constante que indica a importância da potência no problema de	
gai	te sizing	43
λ_{po}	Multiplicador de Lagrange associado à saída primária po	43
$\lambda_{i,j}$	Multiplicador de Lagrange associado ao arco <i>i</i> , <i>j</i>	43
λ_{pi}	Multiplicador de Lagrange associado à saída primária <i>pi</i>	44
$custo_{i}^{w}$,	
Cu	sto do subnodo v_j^w	46
v_j^{ref}	Opção atual da célula no início de uma iteração	49
$d_ref_i^w$	v i	
Ati	raso de v_j assumindo as opções de referência para cada $v_k \in fanout$	v _j) 49
Δcap_k	t raf	
Di	ferença entre a capacitância na entrada de v_k^l e $v_k^{\prime e_j}$	49

$\frac{\partial d_{i,j}^w}{\partial d_{i,j}^w}\Big|_{r}$

$\overline{\partial cap}$ ref	
Derivada do atraso de v_j^w em função da capacitância na sua saída,	
aplicada ao ponto em que a capacitância na saída de v_j assume as	
opções de referência dos seus <i>fanouts</i>	50
$var_cap_{ik}^w$	
Variação no atraso de v_j^w a partir da mudança da capacitância na sua	
saída	50
$\frac{\partial slew_{i,j}^{w}}{\partial slew_{i,j}^{w}}$	
dcap ref Derivada do slew na saída de v^{W} em função da canacitância na sua	
saída anlicada ao ponto em que a capacitância na sua saída assume	
as onções de referência de seus <i>fanouts</i>	51
dd^{ref}	01
$\frac{\partial f_{i,j}}{\partial slew}$ ref	
Derivada do <i>slew</i> na saída de v_i^{ref} em função da capacitância na sua	
saída, aplicada ao ponto em que o <i>slew</i> na entrada de v_i assume as	
opções de referência dos seus <i>fanins</i>	51
$var_slew_{i,k}^{w}$	
Variação no atraso dos outros <i>fanouts</i> de v_i a partir da mudança do	
slew na sua saída	51
propagado ^w .	
Opcão de v_i cujo custo foi propagado para v_i	53
n ,	
Número de meshes no algoritmo de Gunta et al. (2010)	57
estacios mesh	51
Número de estágios de cada <i>mash</i> no algoritmo de Gunta et al. (2010)	57
Numero de estagios de cada mesn no argontino de Oupla et al. (2010)	57
Número do moshos consecutivos no electritmo de Cunto et el (2010)	57
Numero de <i>mesnes</i> consecutivos no algoritmo de Gupta et al. (2010)	57
n_{pi} Número de entradas primárias do circuito	57
n_{pi} Número de saídas primárias do circuito	57
depth Profundidade máxima de cada caminho do circuito	60
dist_fanins	
Distribuição de <i>fanins</i> do circuito	60
dist_fanouts	
Distribuição de <i>fanouts</i> do circuito	60

SUMÁRIO

1	INTRODUCÃO	23
1.1	JUSTIFICATIVA E HIPÓTESE DE PESOUISA	26
1.2	OBJETIVOS	26
1.2.1	Objetivo Geral	26
1.2.2	Objetivos Específicos	27
1.3	METODOLOGIA DE PESOUISA	27
1.4	ORGANIZAÇÃO DESTE TRABALHO	28
2	CONCEITOS FUNDAMENTAIS	31
2.1	REPRESENTAÇÃO DE UM CIRCUITO DIGITAL	31
2.2	ANÁLISE DE <i>TIMING</i> ESTÁTICA	32
2.3	PROGRAMAÇÃO DINÂMICA	35
2.3.1	Aplicação de programação dinâmica para o problema de	
	gate sizing	38
3	TÉCNICAS DE RESOLUCÃO DO LRS PARA O PRO-	
	BLEMA DE GATE SIZING DISCRETO	43
3.1	FORMULAÇÃO DO PROBLEMA DE GATE SIZING DIS-	
	CRETO.	43
3.1.1	Relaxação Lagrangeana Aplicada ao Problema de Gate Si-	
	zing Discreto	43
3.2	ALGORITMOS DE RESOLUÇÃO DO LRS PARA O PRO-	
	BLEMA DE GATE SIZING DISCRETO	45
3.2.1	Algoritmo de programação dinâmica de Liu e Hu (2010)	45
3.2.2	Algoritmo de programação dinâmica Ozdal, Burns e Hu	
	(2012)	48
3.2.3	Algoritmo guloso de Livramento (2013)	55
4	GERAÇÃO DE CIRCUITOS ARTIFICIAIS	57
4.1	MÉTODO PROPOSTO POR GUPTA ET AL. (2010)	57
4.2	MÉTODO PROPOSTO POR KAHNG E KANG (2012)	60
4.3	MÉTODO PROPOSTO PARA GERAÇÃO DE CIRCUITOS	
	ARTIFICIAIS SEM RECONVERGÊNCIAS	63
4.4	EXTENSÃO DO MÉTODO PROPOSTO PARA VARIAR O	
	NÚMERO DE RECONVERGÊNCIAS	66
5	EXPERIMENTOS REALIZADOS	69
5.1	INFRAESTRUTURA EXPERIMENTAL	69
5.2	ANÁLISE DE POTÊNCIA E ENERGIA	70
5.3	ANÁLISE DO TEMPO DE EXECUÇÃO	75
6	CONCLUSÕES	77

REFERÊNCIAS	79
ANEXO A – Artigo sobre o TCC	83
ANEXO B – Código Fonte	101

1 INTRODUÇÃO

A evolução da tecnologia de fabricação de circuitos digitais, bem como das ferramentas de Electronic Design Automation (EDA) vem permitindo o aumento do número de transistores em uma pastilha de silício e viabilizando o projeto de circuitos mais complexos (KEATING et al., 2007).

Como resultado deste aumento no número de transistores, surgiram os dispositivos portáteis móveis (PMDs), os quais executam aplicações de alto desempenho com orçamento limitado de potência devido a: (1) operarem com bateria e (2) possuírem dissipação térmica limitada pela área reduzida (RABAEY, 2009). Portanto, durante o projeto destes dispositivos, diversas técnicas de otimização devem ser aplicadas visando minimizar a potência, dada uma restrição de desempenho a ser cumprida.

A grande maioria dos circuitos digitais segue um fluxo de projeto *standard cell* (RABAEY; CHANDRAKASAN; NIKOLIC, 2008). Neste fluxo, a ferramenta de síntese realiza o mapeamento das funções lógicas executadas pelo circuito para as células da biblioteca. Uma biblioteca *standard cell* contém um conjunto de células padrão pré-caracterizadas (com informações de potência, atraso, área, etc.) que executam diferentes funções lógicas. Para cada função lógica, a biblioteca oferece diferentes opções de implementação, cada uma com diferentes configurações de tamanho, potência, atraso e área, as quais podem ser escolhidas pela ferramenta de síntese de acordo com o objetivo (LEE; GUPTA, 2012).

A Figura 1 apresenta o fluxo de projeto *standard cell* simplificado para gerar o *layout* final do circuito a partir de uma descrição em *register-transfer level*. Como pode ser visto, o fluxo apresenta etapas de síntese lógica, *floor-planning*, posicionamento, síntese da árvore de *clock*, roteamento e *sign-off*. Ademais, ainda são executadas etapas extras de otimização, que têm como objetivo atingir os requisitos de desempenho, potência e área do circuito. Dentre as otimizações realizadas nestas etapas, *gate sizing* é uma das técnicas mais importantes (ALPERT; CHU; VILLARRUBIA, 2007), podendo ser aplicado para minimizar a potência ou área de um circuito, dada uma restrição de desempenho (LEE; GUPTA, 2012). O foco deste trabalho é a utilização de *gate sizing* para escolher a opção de cada célula do circuito de forma a minimizar seu *leakage*¹ sem violar a restrição de desempenho que lhe foi imposta.

Segundo Ozdal, Burns e Hu (2012), as principais características de circuitos contemporâneos e seus impactos no problema de *gate sizing* são:

• Bibliotecas standard cell possuem um conjunto limitado de opções para

¹A potência de *leakage* corresponde à potência estática do circuito. (KEATING et al., 2007)



Figura 1 – Fluxo de projeto standard cell, adaptado de Lee e Gupta (2012)

cada célula. Dessa forma, o uso de técnicas contínuas requer a discretização das opções, que pode ter um impacto significativo na qualidade da solução;

- Projetos contemporâneos utilizam modelos de *timing* não convexos² tanto para as células quanto para as interconexões. Desta forma, o uso de modelos simplistas (e.g. linear) pode impactar negativamente na qualidade da solução encontrada;
- Circuitos contemporâneos contém uma grande quantidade de células, variando de centenas de milhares até milhões de células (OZDAL; BURNS; HU, 2012). Desta forma, algoritmos que possuem complexidade exponencial resultam em um tempo de execução proibitivo.

O problema de *gate sizing* pode ser resolvido utilizando duas abordagens: contínua e discreta (CHAN, 1991). A primeira abordagem considera que as opções de cada célula podem assumir um valor dentro de um intervalo

²Uma função convexa é uma função que possui um único ponto de mínimo global (BOYD; VANDENBERGHE, 2004)

contínuo. Desta forma o atraso das células pode ser modelado por uma função convexa, sendo possível avaliar o quão próxima da solução ótima se encontra a solução encontrada. No entanto, a solução encontrada deve ser mapeada para uma das opções contidas na biblioteca *standard cell*, impactando na qualidade da solução, podendo até mesmo torná-la infactível (OZDAL; BURNS; HU, 2012). A segunda abordagem considera apenas as opções disponíveis na biblioteca. No entanto, o problema torna-se NP-Difícil para o caso geral³ (NING, 1994), exigindo o uso de heurísticas que não garantem soluções ótimas ou técnicas cuja complexidade do tempo de execução é exponencial em relação ao número de células. Devido ao impacto na qualidade da solução causado pelo mapeamento das opções feito na abordagem contínua, o enfoque deste trabalho será na abordagem discreta.

Para resolução do problema de *gate sizing* discreto, tem sido utilizada Relaxação Lagrangeana (LR). Trata-se de uma técnica de otimização na qual as restrições difíceis⁴ são removidas e incorporadas na função objetivo através de uma ponderação onde os pesos são chamados de multiplicadores de Lagrange (LM) (FISHER, 1985). O novo problema consiste em solucionar iterativamente dois subproblemas mais fáceis de resolver do que o problema original: o **subproblema lagrangeano relaxado** (LRS), que consiste em resolver a nova função objetivo obtida a partir da introdução das restrições na função objetivo do problema original, e o **problema dual lagrangeano** (LDP), que consiste em atualizar os multiplicadores de Lagrange para aproximar a solução do LRS da solução do problema original (FISHER, 1985).

Trabalhos que formulam o problema de *gate sizing* discreto usando relaxação lagrangeana geralmente utilizam uma entre duas técnicas para resolver o LRS: **heurísticas gulosas**, que escolhem as opções das células do circuito a partir de informações locais, como aquelas propostas em Huang, Hu e Shi (2011), Li et al. (2012) e Livramento (2013), e técnicas baseadas em **programação dinâmica**, que fazem estas escolhas utilizando informações globais, como as de Liu e Hu (2010) e de Ozdal, Burns e Hu (2012). Para a solução do LDP, utiliza-se o método de subgradiente como descrito por Chen, Chu e Wong (1999) ou variações dele. Este trabalho irá investigar a fonte de subotimalidade de algoritmos de programação dinâmica para resolver o LRS e os impactos na qualidade da solução encontrada.

Por um lado, algoritmos de programação dinâmica encontram a solução ótima do LRS para circuitos sem reconvergências de caminhos (árvores) (LEE;

³O caso geral assume que há reconvergências de caminhos, ou seja, os circuitos não apresentam estrutura de árvore, que é o caso de circuitos realistas

⁴As restrições a serem relaxadas dependem do problema e sua remoção deve tornar o problema significantemente mais fácil de ser resolvido (FISHER, 1985)

GUPTA, 2012). Por outro lado, circuitos realistas não apresentam uma estrutura de árvore devido às reconvergências de caminhos, o que resulta em duas limitações que não garantem otimalidade: **dupla contagem de custos de nodos** e a **inconsistência na escolha da opção de células com mais de um** *fanout*. Estas limitações degradam a qualidade da solução encontrada por algoritmos de programação dinâmica e serão detalhadas no Capítulo 2. Para contornar estas limitações, algumas estratégias foram propostas na literatura. Liu e Hu (2010) propõem fixar a opção de células onda há reconvergência, enquanto que Ozdal, Burns e Hu (2012) fazem cortes de árvore no circuito para eliminar as reconvergências. Estas estratégias serão detalhadas no Capítulo 3.

1.1 JUSTIFICATIVA E HIPÓTESE DE PESQUISA

Trabalhos recentes que utilizam programação dinâmica, como os de Liu e Hu (2010) e Ozdal, Burns e Hu (2012) afirmam contornar as limitações causadas pelas reconvergências de caminhos. Desta forma, acredita-se que estes algoritmos alcancem melhores resultados do que heurísticas gulosas. No entanto, resultados recentes como os de Li et al. (2012), Livramento (2013) e do *ISPD 2013 Discrete Gate Sizing Contest* (OZDAL et al., 2013) mostram que técnicas que utilizam heurísticas gulosas têm apresentado melhores resultados.

Portanto, é necessário investigar a fonte deste problema com o objetivo de identificar o motivo pelo qual as heurísticas gulosas apresentam resultados melhores do que programação dinâmica. A hipótese de pesquisa deste trabalho é que as estratégias utilizadas para contornar as limitações causadas pelas reconvergências degradam a solução obtida pelos algoritmos de programação dinâmica, fazendo com que estes apresentem resultados inferiores aqueles obtidos por heurísticas gulosas. Desta forma, caso a hipótese de pesquisa seja verificada, conclui-se que são necessárias novas estratégias para contornar as limitações causadas pelas reconvergências.

1.2 OBJETIVOS

1.2.1 Objetivo Geral

O objetivo geral deste trabalho é avaliar o impacto das reconvergências na qualidade da solução encontrada por algoritmos de programação dinâmica utilizados para resolver o problema de *gate sizing* discreto, buscando verificar a hipótese de pesquisa levantada.

1.2.2 Objetivos Específicos

- 1. Proposta e implementação de um método para geração de circuitos artificiais sem reconvergências, a partir de parâmetros de circuitos reais;
- Estender o objetivo 1 para permitir variações no número de reconvergências dos circuitos artificiais gerados;
- Implementação do algoritmo de programação dinâmica descrito em Ozdal, Burns e Hu (2012) para solução do LRS no contexto de *gate sizing* discreto;
- 4. Comparação do algoritmo implementado no objetivo 3 com o algoritmo descrito em Livramento (2013) utilizando os circuitos gerados nos objetivos 1 e 2.

1.3 METODOLOGIA DE PESQUISA

A Figura 2 apresenta os passos metodológicos para se validar a hipótese de pesquisa levantada, os quais serão executados para cada um dos circuitos avaliados. A primeira parte do fluxo ("Geração do benchmark") tem por objetivo gerar o circuito artificial com um número determinado de reconvergências, enquanto que a segunda ("Copmaração dos resultados") compara as soluções obtidas pelos dois algoritmos implementados:

- Gerar circuito artificial cria um circuito artificial com um número determinado de reconvergências baseando-se em parâmetros de um circuito real. Entrada: biblioteca standard cell e parâmetros de um circuito real, extraídos dos circuitos fornecidos pelo ISPD 2012 Discrete Gate Sizing Contest (OZDAL et al., 2012)⁵. Saída: netlist do circuito (.v) e arquivo definindo a capacitância das interconexões (.spef);
- Minimizar atraso usando método guloso tem como objetivo definir a restrição de desempenho do circuito. São geradas duas restrições: *fast* e *slow*. Entrada: *netlist* do circuito (.v). Saída: um arquivo definindo as *constraints* de atraso do circuito (.sdc) para cada restrição (*fast* e *slow*);

⁵Para cada circuito, o ISPD 2012 Discrete Gate Sizing Contest define duas restrições de atraso, denominadas fast e slow

- Resolver utilizando programação dinâmica tem como objetivo minimizar o *leakage* do circuito gerado para cada uma das restrições de atraso definidas no passo anterior utilizando a técnica de Ozdal, Burns e Hu (2012). Entrada: *benchmark* composto do netlist (.v), a descrição das capacitâncias das interconexões (.spef) e as *constraints* de atraso (.sdc). Saída: resultado obtido pelo algoritmo;
- Resolver utilizando heurística gulosa tem como objetivo minimizar o *leakage* do circuito gerado para cada uma das restrições de atraso definidas no passo anterior utilizando a técnica de Livramento (2013).
 Entrada: *benchmark* composto do netlist (.v), a descrição das capacitâncias das interconexões (.spef) e as *constraints* de atraso (.sdc).
 Saída: resultado obtido pelo algoritmo;
- **Comparar resultados** obtidos pelas duas técnicas. **Entrada:** resultados dos dois algoritmos utilizados. **Saída:** análise dos resultados, detalhada no Capítulo 5.

1.4 ORGANIZAÇÃO DESTE TRABALHO

O Capítulo 2 apresenta os conceitos fundamentais necessários para compreensão deste trabalho. O Capítulo 3 detalha a formulação do problema de *gate sizing* discreto utilizando LR e apresenta alguns algoritmos de resolução do LRS. O Capítulo 4 apresenta uma revisão dos métodos correlatos para geração de circuitos artificiais e descreve o método proposto para geração de circuitos artificiais sem reconvergências. Por fim, o Capítulo 5 apresenta os experimentos realizados e o Capítulo 6 as conclusões obtidas neste trabalho.



Figura 2 - Passos metodológicos para validar a hipótese de pesquisa

2 CONCEITOS FUNDAMENTAIS

Este capítulo apresenta a forma de representação de um circuito digital e suas características temporais que devem ser conhecidas para compreender o problema de *gate sizing* formulado no Capítulo 3. Por fim, será feita uma introdução à técnica de programação dinâmica e sua aplicação ao problema de *gate sizing*.

2.1 REPRESENTAÇÃO DE UM CIRCUITO DIGITAL

No fluxo de projeto *standard cell*, um circuito digital síncrono é composto por um conjunto de circuitos combinacionais separados por elementos sequenciais, como *flip-flops* e *latches*, os quais atuam como barreiras temporais. Cada elemento do circuito corresponde a uma célula da biblioteca *standard cell* utilizada. A Figura 3 mostra um exemplo de circuito combinacional, onde um elemento sequencial armazena a saída de *carry*. A seguir serão apresentdas algumas definições utilizadas no decorrer deste trabalho. Para cada uma das definições apresenta-se um exemplo utilizando o circuito da Figura 3.



Figura 3 – Exemplo de circuito combinacional (*full adder*)

• Conjunto combinacional (C): corresponde às células combinacionais

do circuito. No circuito exemplo o conjunto combinacional é dado por $C = \{U1, U2, U3, U4, U5, U6, U7, U8, U9, U10, U11, U12, U13, U14, U15, U16, U17, U18, U19\};$

- Conjunto de entradas primárias (PI): correspondem aos pinos de entrada do circuito e saídas de elementos sequenciais que alimentam o circuito. No circuito exemplo as entradas primárias são representadas por PI = {A,B,cin};
- Conjunto de saídas primárias (PO): correspondem aos pinos de saída do circuito e entradas de elementos sequenciais. No circuito exemplo as saídas primárias são representadas por PO = {cout, soma};
- Fanin: conjunto de células e entradas primárias conectadas à entrada de uma célula. No circuito exemplo, fanin(U3) = {U1,U2};
- Fanout: conjunto de células e saídas primárias conectadas à saída de uma célula. No circuito exemplo, fanout(U9) = {U11,U17};
- *Input*: conjunto de pinos de entrada de uma célula. No circuito exemplo a célula *U*1 tem um pino de entrada, enquanto que a célula *U*3 tem dois pinos de entrada.

Um circuito digital pode ser modelado como um grafo acíclico orientado (DAG) G = (V, E), onde $V = C \cup PI \cup PO$, e cada aresta $e \in E$ representa uma conexão entre dois vértices em V. Além disso, é adicionado um nodo fonte S conectado a todas as entradas primárias e um nodo terminal T o qual todas as saídas primárias são conectadas a ele. A Figura 4 mostra o modelo de grafo associado ao circuito da Figura 3

2.2 ANÁLISE DE TIMING ESTÁTICA

Análise de *timing* estática (STA) consiste em verificar as características temporais de um circuito digital de forma estática, ou seja, sem considerar os dados sendo fornecidos para as entradas do circuito¹. No contexto de análise de *timing* estática, as seguintes características de circuitos digitais devem ser conhecidas² (BHASKER; CHADHA, 2009):

¹Outra alternativa de análise de *timing* é realizar esta análise assumindo um conjunto de sinais de entrada, podendo assim, verificar as características temporais e a funcionalidade (BHASKER; CHADHA, 2009)

²Por questões de clareza, as transições de subida e descida das células serão omitidas, embora os algoritmos utilizados consideram ambas as transições



Figura 4 – Exemplo de modelo de grafo de um circuito combinacional

- Atraso crítico alvo (*T*): atraso máximo que um caminho de uma entrada a uma saída primária do circuito pode ter para garantir o seu funcionamento;
- Arrival time (a_i): instante de tempo em que o sinal em um ponto do circuito fica estável. O arrival time é calculado na saída de cada v_i ∈ V, ou v_i ∈ (PI ∪ PO);
- *Required time* (*r_i*): instante de tempo em que o sinal em um ponto do circuito deve estar estável para garantir que o *target* de atraso do circuito seja respeitado. O *required time* é calculado na saída de cada *v_i* ∈ *V*, ou *v_i* ∈ (*PI*∪*PO*);
- Slack (slack_i): diferença entre o required time e o arrival time em um ponto do circuito. Ou seja, um slack positivo indica quanto um sinal pode ser atrasado sem comprometer o atraso crítico alvo do circuito, enquanto que um slack negativo indica quanto um sinal está violando esta restrição de atraso. O slack é calculado na saída de cada $v_i \in V$, ou $v_i \in (PI \cup PO)$;
- Atraso (d_{i,j}): atraso entre a entrada i de uma célula v_j e a sua saída, apresentado na Figura 5. Em uma biblioteca *standard cell* este atraso é uma função não-linear do *slew* na entrada da célula j, e da capacitância

na sua saída, representados por $slew_{i,j}$ e $cout_j$, respectivamente, na Figura 5; Este trabalho desconsidera o atraso das interconexões do circuito, portanto o atraso $d_{i,j}$ compreende apenas o atraso pino-a-pino da entrada *i* até a saída da célula;

 Slew (slew_{i,j}): tempo de transição entre dois níveis lógicos do sinal na saída da célula v_j. Este trabalho desconsidera a degradação de slew nas interconexões, de forma que o slew na entrada de uma célula é igual ao slew na saída dos seus fanins.



Figura 5 – Conexão entre duas células i e j

O Algoritmo 1 apresenta os principais passos para realizar a análise de *timing* estática de um circuito. As linhas 1 a 3 percorrem as células em ordem topológica direta para calcular o *arrival time* de cada uma delas. Nesta etapa, o *arrival time* é dado pelo máximo entre os *arrival times* dos seus *fanins* acrescentados do atraso do seu *fanin* até ela.

Após calcular os *arrival times*, as linhas 4 a 11 percorrem as células em ordem topológica reversa para calcular os *required times* e os *slacks*. Nesta etapa, o *required time* de uma saída primária é dado pelo atraso crítico alvo do circuito (linha 6), enquanto que o *required time* das outras células é dado pelo mínimo entre os *required times* dos seus *fanouts* subtraído do atraso desta porta até este *fanout* (linha 8). Após o cálculo dos *required times*, é possível calcular os *slacks* apenas subtraindo o *required time* do *arrival time* (linha 10).
Algoritmo 1 Análise de timing estática

Entrada: Grafo G = (V, E) de um circuito combinacional **Saída:** Características temporais de *G*

- 1: **para** cada $v_i \in V$ em ordem topológica direta **faça**
- 2: $a_j \leftarrow max_{v_i \in input(v_i)}(a_i + d_{i,j})$
- 3: fim para
- 4: **para** cada célula $v_j \in V$ em ordem topológica reversa **faça**

```
5: se v_j \in PO então
```

```
6: r_j \leftarrow T
```

```
7: senão
```

```
8: r_j \leftarrow \min_{v_k \in fanout(v_j)} (r_k - d_{j,k})
```

```
9: fim se
```

```
10: slack_j \leftarrow r_j - a_j
```

```
11: fim para
```

2.3 PROGRAMAÇÃO DINÂMICA

Programação dinâmica (DP) é uma técnica de projeto de algoritmos, tipicamente utilizada em problemas de otimização, que resolve um problema à partir das soluções de subproblemas menores. Geralmente este processo é feito iterativamente de forma *bottom-up*, de maneira que as soluções dos subproblemas (armazenadas em uma tabela) possam ser consultadas posteriormente (CORMEN et al., 2001). Programação dinâmica diferencia-se da técnica de divisão e conquista³ devido ao fato de que nesta última os subproblemas possuem partes em comum que podem ser reaproveitadas, tornando a solução por divisão e conquista ineficiente.

Para compreender como um problema é resolvido utilizando programação dinâmica será utilizado o problema ilustrado na Figura 6: a partir uma pirâmide de números, deseja-se obter uma rota do topo até a base da pirâmide na qual a soma dos números presentes nesta rota seja máxima sendo que, em cada nível, é possível mover-se diagonalmente para baixo à esquerda ou à direita. Na Figura 6 a solução ótima corresponde à rota destacada.

O problema da pirâmide de números apresenta as duas características que, segundo Cormen et al. (2001), devem estar presentes para que a aplicação de programação dinâmica seja eficiente:

• Subestrutura ótima: uma solução ótima do problema contém informa-

³Divisão e conquista consiste em dividir um problema em subproblemas que são resolvidos independentemente de forma recursiva, combinando suas soluções até resolver o problema completo. (CORMEN et al., 2001)



Figura 6 – Exemplo de pirâmide de números

ções sobre as soluções ótimas de subproblemas. Neste caso, a solução em um ponto da pirâmide, é formada pela solução das pirâmides inferiores. Por exemplo, a solução no topo da pirâmide é formada pela solução das pirâmides com 6 e 10 no topo;

 Sobreposição de subproblemas: soluções ótimas de subproblemas possuem partes em comum que podem ser reaproveitadas. Neste caso, duas pirâmides possuem números em comum, por exemplo as com o topo em 6 e 10.

Para resolver este problema, a pirâmide será representada como uma matriz triangular inferior M de tamanho $n \times n$, onde n é a altura da pirâmide. Desta forma, a pirâmide da Figura 6 pode ser representada pela matriz da Figura 7.

$$\begin{pmatrix} 5 & 0 & 0 & 0 \\ 6 & 10 & 0 & 0 \\ 8 & 2 & 1 & 0 \\ 4 & 7 & 3 & 9 \end{pmatrix}$$

Figura 7 - Matriz da pirâmide de números da Figura 6

Para projetar um algoritmo de programção dinâmica que resolve este problema, serão utilizados os seguintes passos propostos por Cormen et al. (2001):

 Caracterizar a estrutura de uma solução ótima: uma solução ótima consiste em uma rota do topo até a base da pirâmide, cuja soma dos números presentes nesta rota seja máxima; Algoritmo 2 Pirâmide de números

Entrada: Matriz triangular inferior *M* de ordem *n*

Saída: Rota r cuja soma dos números pertencentes a ela seja máxima

1: para $j \leftarrow 1$ até *n* faça $P(n, j) \leftarrow M_{n, j}$ 2: 3: $r(n, j) \leftarrow M_{n, j}$ 4: fim para 5: para *i* de n-1 até 1 faça para j de 1 até i faça 6: se P(i+1, j) > P(i+1, j+1) então 7: $P(i, j) \leftarrow M_{i, j} + P(i+1, j)$ 8: $r(i, j) \leftarrow r(i+1, j) \cup M_{i, j}$ 9. senão 10° $P(i, j) \leftarrow M_{i, j} + P(i+1, j+1)$ 11: $r(i, j) \leftarrow r(i+1, j+1) \cup M_{i,j}$ 12: 13: fim se fim para 14: 15: fim para 16: retorne r(1,1)

2. Recursivamente definir o valor de uma solução ótima: o valor de uma solução ótima P(i, j) para a pirâmide com topo no elemento da linha *i* e coluna *j* da matriz pode ser definido de acordo com a equação 2.1. Esta equação define o valor de uma solução ótima na base da pirâmide como sendo o próprio número que se encontra nesta posição, enquanto que para as outras posições da pirâmide é o número nesta posição somado ao valor máximo entre os seus sucessores;

$$P(i,j) = \begin{cases} M_{i,j} & \text{se } i = n \\ M_{i,j} + max(P(i+1,j), P(i+1,j+1)) & \text{se } i \neq n \end{cases}$$
(2.1)

- 3. Calcular o valor da solução ótima de forma *bottom-up*: o valor da solução ótima pode ser calculado de acordo com o Algoritmo 2. Nas linhas 1 a 4 calcula-se o valor da solução ótima na base da pirâmide, enquanto que nas linhas 5 a 15 calcula-se o valor da solução ótima para as demais posições, de acordo com o valor dos seus sucessores;
- Construir uma solução ótima à partir das informações calculadas no passo anterior: a solução ótima pode ser construída de acordo com

o Algoritmo 2. Ao calcular o valor da solução ótima nas linhas 5 a 15, o algoritmo mantém a melhor rota de acordo com o sucessor que possui valor máximo. Por fim, a rota no topo da pirâmide, corresponde a solução do problema.

2.3.1 Aplicação de programação dinâmica para o problema de gate sizing

No problema de *gate sizing*, a solução para um circuito contém a solução para os subconjuntos de células deste circuito, resultando em uma subestrutura ótima. Estes subconjuntos ainda possuem células em comum, o que resulta em sobreposição de subproblemas. Assim, o problema de *gate sizing* contém as duas características definidas por Cormen et al. (2001) para se aplicar programação dinâmica para resolvê-lo (LEE; GUPTA, 2012).

A Figura 8 apresenta o grafo de um circuito com quatro células e uma reconvergência. Para resolver o problema de *gate sizing* para este grafo utilizando programação dinâmica, os seguintes conceitos devem ser definidos:

- custo_j(a_j): leakage necessário para atingir o arrival time a_j na saída da célula v_j;
- W_j: conjunto de opções disponíveis na biblioteca standard cell para a célula v_i;
- $d_{i,i}^w$: Atraso da célula v_j para uma opção w;
- *leakage*^w_j: Potência de *leakage* da célula v_j na opção w.

No grafo da Figura 8, cada subnodo representa uma opção disponível na biblioteca *standard cell* com as seguintes características:

- Opção 1: $d_{i,i}^w = 1$, $leakage_i^w = 2$;
- Opção 2: $d_{i,j}^w = 2$, $leakage_j^w = 1$.

Assim, o algoritmo percorre o grafo em ordem topológica direta propagando os custos dos nodos de acordo com a equação 2.2. Esta equação define o custo de um nodo para um *arrival time a_j* como mínimo, dentre os seus subnodos, do *leakage* somado ao custo dos seus *fanins* para o *arrival time a_j* – $d_{i,j}^w$.

$$custo_j(a_j) = min_{w \in W_j}(leakage_j^w + \sum_{v_i \in fanin(v_j)} custo_i(a_j - d_{i,j}^w))$$
(2.2)



Figura 8 – Exemplo de grafo com uma reconvergência

A partir da solução de menor custo nas saidas primárias, o algoritmo percorre o grafo em ordem topológica reversa escolhendo a opção que minimiza o custo para o *arrival time* de cada nodo, construindo assim, a solução ótima⁴.

A Figura 9 mostra o resultado da propagação dos custos no grafo da Figura 8 e um conjunto de opções escolhidas. Nesta figura, é possível observar as duas limitações causadas pelas reconvergências de caminhos: **dupla contagem de custos de nodos e inconsistência na escolha da opção de células com mais de um** *fanout*.

A **dupla contagem** pode ser vista nos custos calculados para o nodo v_4 . Por exemplo, o custo $custo_4(3)$, definido na equação 2.3, incorpora os custos dos nodos v_2 e v_3 . No entanto, ambos os nodos incorporam o custo do nodo v_1 , fazendo com que o custo deste nodo seja contado duas vezes. Como resultado, tem-se que $custo_4(3) = 10$, quando o correto seria $custo_4(3) = 8$.

⁴Alguns algoritmos propagam os custos em ordem topológica reversa para então escolher as opções em ordem topológica direta



Figura 9 - Propagação dos custos no grafo da Figura 8

$$custo_4(3) = min_{w \in W_4}(leakage_4^w + custo_2(3 - d_{2,4}^w))$$
(2.3)

$$+custo_3(3-d_{3,4}^w))$$
 (2.4)

$$= 2 + custo_2(2) + custo_3(2)$$
(2.5)

$$= 2 + 4 + 4 = 10 \tag{2.6}$$

A **inconsistência na escolha das opções** ocorre durante a construção da solução ótima. Por exemplo, assumindo uma restrição de atraso crítico igual a 4 para o grafo da Figura 9, é necessário escolher uma opção de v_4 que minimize $custo_4(4)$. Como $custo_4(4) = 8$ para v_4^1 e $custo_4(4) = 9$ para v_4^2 , deve-se escolher a opção v_4^1 . Em seguida, deve-se escolher as opções de v_2 e v_3 que minimizem $custo_2(3)$ e $custo_3(3)$, uma vez que o atraso de v_4^1 é igual a 1. Note que ambas as opções de cada uma destas células minimizam $custo_2(3)$ e portanto, uma solução possível é escolher v_2^2 e v_3^1 . Assim, dado que o atraso de v_3^1 é igual a 1, deve-se escolher para v_1 uma opção que minimize $custo_1(2)$, que corresponde a v_1^2 . Porém, dado que o atraso de v_2^2 é igual a 2, deve-se escolher para v_1 uma opção que minimize $custo_1(1)$, que corresponde a v_1^1 e, portanto, tem-se uma inconsistência na escolha da opção de v_1 .

O Capítulo 3 apresenta técnicas para contornar as duas limitações descritas.

3 TÉCNICAS DE RESOLUÇÃO DO LRS PARA O PROBLEMA DE *GATE SIZING* DISCRETO

Este capítulo apresenta a formulação do problema de *gate sizing* discreto utilizando Relaxação Lagrangeana. Em seguida, apresenta-se 3 algoritmos para resolução do LRS: dois que utilizam DP e um que utiliza uma heurística gulosa.

3.1 FORMULAÇÃO DO PROBLEMA DE GATE SIZING DISCRETO

O problema de *gate sizing* no contexto deste trabalho consiste em escolher as opções de cada célula de um circuito de forma a minimizar a sua potência de *leakage* sem violar a restrição de atraso crítico alvo.

Portanto, sendo α uma constante que indica a importância da potência na otimização, o problema de *gate sizing* discreto pode ser formulado pela função objetivo descrita pela equação 3.1. As equações 3.2 e 3.3 definem as restrições temporais das saídas primárias e das células restantes do circuito, respectivamente. A equação 3.4 restringe as opções de implementação disponíveis para cada célula.

Minimize: $\alpha \sum_{v_i \in C} leakage_j^w$ (3.1)

Sujeito a: $a_{po} \le T, \forall po \in PO$ (3.2)

$$a_i + d_{i,j}^w \le a_j, \forall v_i \in input(v_j)$$
(3.3)

$$w \in W_j \tag{3.4}$$

3.1.1 Relaxação Lagrangeana Aplicada ao Problema de *Gate Sizing* Discreto

A partir da função objetivo formulada na equação 3.1, o LRS é obtido removendo as duas primeiras restrições e incorporando-as na função objetivo, o que resulta na adição de multiplicadores λ_{po} e $\lambda_{i,j}$ para cada saída primária e para cada arco, respectivamente (CHEN; CHU; WONG, 1999). O LRS é então definido na equação 3.5

Minimize:

$$\alpha \sum_{v_j \in C} leakage_j^w +$$

$$\sum_{po \in PO} \lambda_{po}(a_{po} - T) + \sum_{v_i \in input(v_j)} \lambda_{i,j}(a_i + d_{i,j}^w - a_j)$$
Sujeito a:

$$w \in W_j$$
(3.5)

Baseado nas condições de Kuhn-Tucker (BOYD; VANDENBERGHE, 2004), pode-se obter que a soma dos multiplicadores na entrada de uma célula é a mesma soma dos multiplicadores na saída da mesma (CHEN; CHU; WONG, 1999). Esta propriedade é representada pelas equações 3.6, 3.7 e 3.8, que a apresentam para as células combinacionais, entradas primárias e saídas primárias, respectivamente.

$$\sum_{v_i \in input(v_j)} \lambda_{i,j} = \sum_{v_k \in fanout(v_j)} \lambda_{j,k}, \forall v_j \in C$$
(3.6)

$$\lambda_{pi} = \sum_{v_k \in fanout(pi)} \lambda_{pi,k}, \forall pi \in PI$$
(3.7)

$$\sum_{\nu_i \in input(po)} \lambda_{i,po} = \lambda_{po}, \forall po \in PO$$
(3.8)

A partir das propriedades descrita nas equações 3.6, 3.7 e 3.8, é possível simplificar o LRS considerando somente os LMs que pertencem ao conjunto que satisfaz as condições de Kuhn-Tucker. Desta forma, o LRS passa a ser representado pela equação 3.9. É importante notar que as únicas variáveis presentes nesta equação são o *leakage* e o atraso de cada célula, já que o atraso mínimo alvo T e o *arrival time* das entradas primárias são constantes.

Minimize:

$$\alpha \sum_{v_j \in C} leakage_j^w - (3.9)$$

$$\sum_{po \in PO} \lambda_{po}T + \sum_{pi \in PI} \lambda_{pi}a_{pi} + \sum_{v_i \in input(v_j)} \lambda_{i,j}d_{i,j}^w$$
Sujeito a:

$$w \in W_j$$

Assim, o LRS passa a ser minimizar uma função dada pela soma da potência de *leakage* e do atraso de cada célula. Note que a potência é multiplicada por uma constante α que determina a importância deste parâmetro, e cada atraso é multiplicado pelo seu respectivo multiplicador de Lagrange.

A solução ótima do LRS representa um limite inferior para a solução ótima do problema original (FISHER, 1985). Portanto, após a sua resolução, é necessário atualizar os multiplicadores de Lagrange de forma a aproximar a solução fornecida pelo LRS da solução ótima do problema original. Este trabalho irá focar na resolução do LRS e, portanto, não serão apresentados os métodos para resolução do LDP.

3.2 ALGORITMOS DE RESOLUÇÃO DO LRS PARA O PROBLEMA DE GATE SIZING DISCRETO

Nesta seção serão apresentados os dois trabalhos mais recentes que utilizam programação dinâmica para resolver o LRS no contexto de *gate sizing* discreto: Liu e Hu (2010) e Ozdal, Burns e Hu (2012). Para estes trabalhos, será apresentado como os mesmos lidam com as limitações causadas pelas reconvergências de caminhos apresentadas na seção 2.3.1. Dentre estes algoritmos, o de Ozdal, Burns e Hu (2012) será utilizado neste trabalho por estender o trabalho de Liu e Hu (2010) e corresponder ao estado da arte no uso de programação dinâmica para resolver o LRS no contexto de *gate sizing* discreto. Por fim, será apresentado o algoritmo guloso de Livramento (2013), o qual será utilizado para comparar com o algoritmo de programação dinâmica implementado.

3.2.1 Algoritmo de programação dinâmica de Liu e Hu (2010)

O algoritmo de Liu e Hu (2010) formula o problema de *gate sizing* discreto utilizando LR e resolve o LRS utilizando DP. Para contornar as limitações causadas pelas reconvergências de caminhos, Liu e Hu (2010) propõem um método iterativo que, ao término de cada iteração, fixa as opções das células com um número de *fanins* maior do que 1 para propagação dos custos na iteração seguinte. A Figura 10 ilustra um exemplo deste método. Nesta Figura são escolhidas inicialmente as opções 4, 6 e 7 para as células G_2 , G_1 e G_0 , respectivamente. Na segunda iteração, a célula G_0 propaga o custo da sua opção atual (7), o que faz com que as células G_2 , G_1 e G_0 tenham suas opções alteradas para 3, 5 e 6, respectivamente. Este processo é repetido mais uma vez até que estas células terminem com as opções 2, 4 e 5.

No modelo de grafo proposto por Liu e Hu (2010), o custo de um subnodo é dado pelo seu *leakage*, enquanto que o custo de uma aresta representa o atraso $d_{i,i}^w$ dado que um *fanout* de v_i está em uma opção v_k^l .

O primeiro passo do algoritmo de Liu e Hu (2010), chamado relaxa-



Figura 10 – Exemplo do algoritmo de Liu e Hu (2010). Obtido de Liu e Hu (2010)

ção de consistência, consiste em propagar os custos dos subnodos em ordem topológica reversa. Esta propagação é dada de acordo com a equação 3.10, onde cada subnodo recebe, de cada um de seus *fanouts*, o custo do subnodo que minimize o valor propagado, dado por *custo*_k^l + $\lambda_{i,j}d_{i,j}^{w}$.

$$custo_{j}^{w} = \sum_{v_{k} \in fanout(v_{j})} \min_{l \in W_{k}} (custo_{k}^{l} + \lambda_{i,j}d_{i,j}^{w}) + leakage_{j}^{w}$$
(3.10)

O segundo passo do algoritmo de Liu e Hu (2010), chamado **restauração de consistência**, consiste em percorrer o grafo em ordem topológica direta escolhendo as opções de cada célula a partir dos custos calculados na **relaxação de consistência**. Para isto, a opção de uma célula v_j é escolhida de acordo com a equação 3.11. Esta equação define que, para uma entrada primária, a opção escolhida é aquela cujo subnodo possui custo mínimo, enquanto que para as demais células, a opção escolhida é aquela que minimiza a soma entre o custo do seu respectivo subnodo e o atraso e *leakage* resultantes para cada um dos seus *fanins*.

$$w = \begin{cases} \min_{w \in W_j}(custo_j^w) & \text{se } v_j \in PI\\ \min_{w \in W_j}(custo_j^w + \sum_{v_i \in input(v_j)}(\lambda_{h,i}d_{h,i} + leakage_i)) & \text{se } v_j \notin PI \end{cases}$$

$$(3.11)$$

Os passos de relaxação de consistência e restauração de consistên-

cia são executados iterativamente em um processo chamado refinamento iterativo. Ao término de cada refinamento, o conjunto de opções das células é reduzido para aquelas utilizadas neste refinamento. Este processo é então repetido enquanto houver mudanças adicionais nas opções das células.

O Algoritmo 3 apresenta os dois passos apresentados do algoritmo de Liu e Hu (2010). As linhas 1 a 12 deste algoritmo realizam a **relaxação de consistência**. Note que, as linhas 4 a 8 fixam a opção das células com mais de um *fanin* a partir da segunda iteração do método. Na primeira iteração ou para as células com apenas um *fanin*, propaga-se o custo da opção que minimize $custo_k^l + \lambda_{i,j}d_{i,j}^w$, dada por $v_k^{\hat{w}}$. Por fim, as linhas 13 a 19 realizam a **restauração de consistência**.

Algoritmo 3 Algoritmo de Liu e Hu (2010)
Entrada: Grafo $G = (V, E)$ de um circuito combinacional
Saída: Escolha das opções das células de G
1: para cada $v_j \in V$ em ordem topológica reversa faça
2: para cada $w \in W_j$ faça
3: para cada $v_k \in fanout(v_j)$ faça
4: se $ fanin(v_k) = 1$ ou primeira iteração então
5: $v_k^{\hat{w}} \leftarrow \min_{l \in W_k} (custo_k^l + \lambda_{i,j}d_{i,j}^w)$
6: senão
7: $v_k^{\hat{w}} \leftarrow w$
8: fim se
9: fim para
10: $custo_{j}^{w} \leftarrow \sum_{v_{k} \in fanout(v_{j})} (custo_{k}^{\hat{w}} + \lambda_{i,j}d_{i,j}^{w}) + leakage_{j}^{w}$
11: fim para
12: fim para
13: para cada $v_j \in V$ em ordem topológica direta faça
14: se $v_j \in PI$ então
15: $w \leftarrow \min_{w \in W_j}(custo_j^w)$
16: senão
17: $w \leftarrow min_{w \in W_j}(custo_j^w + \sum_{v_i \in input(v_j)} (\lambda_{h,i}d_{h,i} + leakage_i))$
18: fim se
19: fim para

A principal limitação do algoritmo de Liu e Hu (2010) é que embora o refinamento iterativo busque contornar a inconsistência na escolha das opções das células quando existem reconvergências, nenhuma medida é tomada para eliminar a dupla contagem de custos de nodos durante a propagação dos custos, o que resulta em subotimalidade mesmo quando não existe inconsistência.

Esta subotimalidade pode ser demonstrada no grafo da Figura 11. Neste grafo, as opções escolhidas para cada célula foram marcadas. Note que os custos são propagados de em ordem topológica reversa, de acordo com o Algoritmo 3. Para o nodo v_1 é escolhida sua única opção. Para os nodos v_2 e v_3 são escolhidas as opções v_2^1 e v_3^1 , que possuem custo 9. Por fim, para o nodo v_4 é escolhida a sua opção v_4^1 de custo 1. Portanto, o custo total é 1+8+8+2+2=21. No entanto, se a segunda opção fosse escolhida para o nodo v_4 , o custo total seria 10+1+1+2+2=16, o que mostra que a solução encontrada pelo algoritmo não é ótima.



Figura 11 – Grafo com reconvergência e subotimalidade adaptado de Ozdal, Burns e Hu (2012)

3.2.2 Algoritmo de programação dinâmica Ozdal, Burns e Hu (2012)

O algoritmo de Ozdal, Burns e Hu (2012) formula o problema de *gate* sizing discreto utilizando relaxação lagrangeana e resolve o LRS utilizando DP. Ozdal, Burns e Hu (2012) propõem um novo modelo de grafo para contornar a limitação do trabalho de Liu e Hu (2010) e uma heurística de corte de árvores para contornar as limitações causadas pelas reconvergências de caminhos.

No modelo de grafo de Ozdal, Burns e Hu (2012), o custo de um subnodo é definido a partir de uma opção de referência da célula, denotada v_i^{ref} , que corresponde a opção atual da célula v_j no início de uma iteração do LRS (escolhida na iteração anterior). Assim, o atraso de referência $d_ref_{i,j}^w$ denota o atraso de v_j assumindo as opções de referência para cada $v_k \in fanout(v_j)$. Por fim, o custo de um subnodo é dado pelo seu *leakage* somado ao seu atraso de referência para cada arco. Este custo é definido pela equação 3.12. A Figura 12 apresenta um grafo com os custos dos subnodos modelados de acordo com a equação 3.12.

$$custo_{j}^{w} = \alpha leakage_{j}^{w} + \sum_{v_{i} \in input(v_{j})} \lambda_{i,j}d_ref_{i,j}^{w}$$
(3.12)



Figura 12 – Grafo com os custos dos subnodos adaptado de Ozdal, Burns e Hu (2012)

A partir das opções de referência, suponha que seja mudada a opção de um dos *fanouts* de uma célula v_j . Esta mudança da capacitância na saída de v_j terá um impacto no seu atraso. Desta forma, no modelo de grafo de Ozdal, Burns e Hu (2012), as arestas entre os subnodos devem refletir a variação no atraso de uma célula quando a opção de um dos seus *fanouts* é diferente da sua opção de referência. Para modelar esta variação, é necessário definir os seguintes conceitos:

Variação da capacitância na entrada de um *fanout* Δ*cap_k* denota a diferença na capacitância de entrada de v_k de uma opção v^l_k em relação à opção de referência v^{ref}_k, sendo dada pela equação 3.13;

$$\Delta cap_k = cap_k^l - cap_k^{ref} \tag{3.13}$$

Derivada do atraso de uma célula em função da capacitância na sua saída ddⁱ_{i,j}/dcap
 |ref, indica quanto o atraso de v^w_j varia quando a capacitância na sua saída muda. Esta derivada é aplicada ao ponto em que a capacitância na saída de v_j assume as opções de referência dos seus *fanouts*. A Figura 13 ilustra esta variação. Nesta figura, os círculos no gráfico representam o atraso nos pontos apresentados pela biblioteca *standard cell* (0, 1, 2, 4, 8, 16 e 32), enquanto que o triângulo representa o atraso considerando a capacitância de referência na saída (10). A derivada pode ser calculada como a inclinação da reta que liga os dois pontos mais próximos da capacitância de referência, neste caso 8 e 16.



Figura 13 – Gráfico do atraso de uma célula em função da capacitância na sua saída, assumindo um *slew* de entrada fixo

Desta forma, a variação no atraso de v_j^w a partir da mudança da capacitância na sua saída é dada pela variação da capacitância na entrada de seu *fanout* multiplicada pela derivada do atraso de v_j^w em função da capacitância na sua saída. Esta variação é dada pela equação 3.14.

$$var_cap_{j,k}^{w} = \Delta cap_{k} \sum_{v_{i} \in input(v_{j})} \lambda_{i,j} \frac{\partial d_{i,j}^{w}}{\partial cap} \Big|_{ref}$$
(3.14)

A mudança da opção do *fanout* de v_j também terá um impacto no *slew* da saída desta célula. Como consequência, a mudança no *slew* da saída de v_j

terá um impacto no atraso dos seus outros *fanouts*. Esta variação do atraso dos outros *fanouts* de v_j devido à mudança do *slew* na sua saída também deve ser refletida no custo das arestas. Para isso, os seguintes conceitos devem ser definidos:

- Derivada do *slew* na saída de uma célula em função da capacitância na sua saída de *slew*^w_{i,j}/dcap |_{ref}, indica quanto o *slew* na saída de v^w_j varia quando a capacitância na sua saída muda. Esta derivada é aplicada ao ponto em que a capacitância na saída de v_j assume as opções de referência dos seus *fanouts*, e pode ser calculada de forma análoga a como feito na Figura 13;
- Derivada do atraso de uma célula em função do *slew* na sua entrada $\frac{\partial d_{i,j}^{ref}}{\partial slew}\Big|_{ref}$, indica o quanto o atraso de v_j^{ref} varia quando o *slew* na sua entrada muda. Esta derivada é aplicada ao ponto em que o *slew* na entrada de v_j assume as opções de referência dos seus *fanins*, e pode ser calculada de forma análoga a como feito na Figura 13.

A variação no atraso dos outros *fanouts* de v_j a partir da mudança do *slew* na sua saída é dada pela variação da capacitância na entrada de seu *fanout*, multiplicada pela derivada do *slew* na saída de v_j^w em função da capacitância na sua saída e pela derivada do atraso em função do *slew* na saída para cada outro *fanout* de v_j . Esta variação é dada pela equação 3.15.

$$var_slew_{j,k}^{w} = \sum_{v_m \in fanout(v_j) - v_k} (\lambda_{j,m} \times \Delta cap_k \times (3.15))$$
$$max_{v_i \in fanin(v_j)} (\frac{\partial slew_{i,j}^{w}}{\partial cap}\Big|_{ref}) \frac{\partial d_{j,m}^{ref}}{\partial slew}\Big|_{ref})$$

Por fim, o custo de uma aresta é dado pela soma destas duas variações, sendo representada pela equação 3.16

$$custo_{j,k}^{w} = var_cap_{j,k}^{w} + var_slew_{j,k}^{w}$$
(3.16)

A Figura 14 apresenta o grafo da Figura 12 com a adição dos custos das arestas. Note que este grafo assume que as opções de referência de cada célula são as suas primeiras opções. Como pode ser visto, devido ao modelo de grafo de Ozdal, Burns e Hu (2012), são escolhidas opções diferentes das escolhidas pelo algoritmo de Liu e Hu (2010) na Figura 11.

A heurística de corte árvores proposta por Ozdal, Burns e Hu (2012) consiste em quebrar o grafo do circuito em subgrafos com estrutura de árvore,



Figura 14 – Grafo com custos dos subnodos e arestas adaptado de Ozdal, Burns e Hu (2012)

de forma que não existam reconvergências nestes subgrafos. Para compreender este algoritmo é necessário definir os seguintes conceitos:

 Fanout crítico: um *fanout* v_k ∈ *fanout*(v_j) é crítico se a soma dos seus LMs é pelo menos β vezes superior a soma dos LMs de qualquer outro *fanout* v'_k ∈ *fanout*(v_j), onde β é uma constante definida empiricamente¹. Esta condição de criticalidade é definida pela equação 3.17;

$$\sum_{v_j \in input(v_k)} \lambda_{j,k} > \beta \sum_{v_j \in input(v'_k)} \lambda_{j,k'}$$
(3.17)

- Sucessor de um nodo (sucessor_j): fanout de v_j que pertença à mesma árvore que v_j;
- Conjunto de predecessores de um nodo (*predecessores_j*): fanins de v_j que pertençam à mesma árvore que v_j.

A heurística de extração de árvores está descrita no Algoritmo 4. O algoritmo percorre o circuito em ordem topológica direta e cria árvores enquanto existe *fanout* crítico. Assim, se uma célula v_i possui um *fanout* v_k

¹É possível atualizar o parâmetro β dinamicamente, porém esta alternativa não foi experimentada em Ozdal, Burns e Hu (2012)

crítico, v_k faz parte da mesma árvore de v_j , enquanto que todos os outros *fanouts* de v_j farão parte de uma outra árvore. Caso contrário, uma nova árvore é extraída na linha 6. Note que quando há somente um *fanout*, a árvore continua por esse nodo.

Entrada: Grafo G = (V, E) de um circuito combinacional Saída: Conjunto de árvores T obtidas à partir de G 1: **para** cada $v_i \in V$ em ordem topológica direta **faça** 2: se existe $v_k \in fanout(v_i)$ crítico então 3: sucessor $i \leftarrow v_k$ $predecessores_k \leftarrow predecessores_k \cup v_i$ 4 5. senão arvore \leftarrow extrair árvore fazendo backtracking a partir de v_i 6: 7. $T \leftarrow T \cup arvore$ fim se 8: 9: fim para

A Figura 15 mostra um exemplo da heurística de extração de árvores. Nesta figura, as arestas pontilhadas representam os cortes no grafo, ou seja, arestas pelas quais não serão propagados os custos. Como pode ser observado, os nodos v_4 , $v_9 e v_{10}$ possuem apenas um *fanout* crítico e, portanto, propagam seus custos para este *fanout*. Por outro lado, para o nodo v_5 ambos os seus *fanouts* possuem uma criticalidade semelhante e, portanto, o nodo não propaga seu custo para nenhum dos seus *fanouts*, que farão parte de uma nova árvore. Ao fim do procedimento, 5 árvores são criadas: { v_1, v_2, v_3, v_4, v_5 }, { v_6 }, { $v_7, v_8, v_9, v_{10}, v_{12}$ }, { v_{11} }, { v_{13} }. É importante notar que os nodos v_{11} e v_{13} também formam novas árvores.

O Algoritmo 5 apresenta o método de programação dinâmica proposto por Ozdal, Burns e Hu (2012). Este algoritmo percorre as árvores extraídas pelo Algoritmo 4 em ordem topológica direta, atualiza o custo de cada subnodo nas linhas 3 a 5, propaga os custos dos nodos nas linhas 6 a 9 e escolhe as opções de cada célula nas linhas 11 a 19. É importante notar que, durante a propagação dos custos, cada subnodo mantém uma referência de qual opção do *fanin* teve seu custo propagado. Esta informação, denotada por *propagado*¹_{*i*,*i*}, é utilizada durante a escolha das opções de cada célula.



Figura 15 – Exemplo de extração de árvores adaptado de Ozdal, Burns e Hu (2012)

Algoritmo 5 Algoritmo de Ozdal, Burns e Hu (2012)

```
Entrada: Conjunto T de árvores do grafo G = (V, E)
Saída: Escolha das opções das células de T
  1: para cada t \in T em ordem topológica direta faça
           para cada v_i \in t em ordem topológica direta faça
  2.
                para cada w \in W_j faça
custo_j^w \leftarrow \alpha leakage_j^w + \sum_{v_i \in input(v_j)} \lambda_{i,j} d\_ref_{i,j}^w
  3.
  4
                fim para
  5:
                para cada v_i \in predecessores_i faça
  6:
                     custo_{i}^{w} \leftarrow custo_{i}^{w} + min_{l \in W_{i}}(custo_{i}^{l} + custo_{i,j}^{w})
  7:
                     propagado_{i,j}^{w} \leftarrow min_{l \in W_i}(custo_i^l + custo_{i,j}^{w})
  8:
                fim para
  9:
           fim para
 10:
           para cada v_i \in t em ordem topológica reversa faça
 11:
                se sucessor<sub>i</sub> = \emptyset então
 12:
                     w \leftarrow min_{w \in W_i}(custo_i^w)
 13:
                senão
 14:
 15:
                      v_k \leftarrow sucessor_j
                     v_k^{\hat{w}} \leftarrow w
 16:
                     w \leftarrow propagado_{i,k}^{\hat{w}}
 17:
                fim se
 18:
 19:
           fim para
20: fim para
```

para resolver o LRS no contexto de *gate sizing* discreto, o algoritmo de Ozdal, Burns e Hu (2012) foi escolhido como base para comparação com a heurística apresentada na Seção 3.2.3.

3.2.3 Algoritmo guloso de Livramento (2013)

O algoritmo de Livramento (2013) formula o problema de *gate sizing* utilizando LR e resolve o LRS utilizando uma heurística gulosa. Esta heurística é baseada no fato de que o LRS obtido na equação 3.9 depende apenas da potência e atraso de cada célula, que por sua vez dependem apenas da própria célula e seus *fanins* e *fanouts* imediatos. Logo, é possível utilizar uma heurística local para escolher a opção de cada célula de forma rápida. Além disso, Livramento (2013) incorpora no LRS as restrições de capacitância máxima na saída das células. Para isso, os seguintes conceitos devem ser definidos:

- cout_i: capacitância na saída da célula v_i;
- *max_cap*_i: capacitância máxima que pode haver na saída da célula v_i;
- β_j: multiplicador de Lagrange associado à violação da capacitância na saída da célula v_j.

O algoritmo de Livramento (2013) percorre as células do circuito em ordem topológica direta e escolhe a opção de menor custo. O custo de cada opção é calculado como o impacto da escolha desta opção na capacitância na saída e no atraso dos *fanins* imediatos da célula, na capacitância na saída e no atraso dos *fanins* imediatos da célula, na capacitância na saída e no atraso da própria célula e o impacto no atraso dos *fanouts* imediatos. Ao avaliar o impacto nos *fanins* considera-se a opção que já foi escolhida para este, enquanto que ao avaliar o impacto nos *fanouts* considera-se a opção escolhida na iteração anterior do LRS. Este processo é mostrado no Algoritmo 6. Nas linhas 5 a 8 o algoritmo calcula o impacto da escolha de uma opção nos *fanins* imediatos. Nas linhas 9 e 10 este impacto é calculado para a própria célula. Nas linhas 11 a 13, este impacto é calculado para os *fanouts* imediatos. Por fim, as linhas 14 a 17 escolhem a opção de custo mínimo.

Por se tratar do estado da arte do uso de heurísticas gulosas para resolver o LRS no contexto de *gate sizing*, o algoritmo de Livramento (2013) foi escolhido para ser utilizado neste trabalho.

Algoritmo 6 Algoritmo de Livramento (2013)

Entrada: Grafo G = (V, E) de um circuito combinacional Saída: Escolha das opções das células de G 1: **para** cada $v_i \in V$ em ordem topológica direta **faça** 2: *custo_minimo* $_i \leftarrow \infty$ para cada $w \in W_i$ faça 3: $custo_i^w \leftarrow 0$ 4: **para** cada $v_i \in fanin(v_j)$ **faça** $custo_j^w \leftarrow custo_j^w + \sum_{v_h \in input(v_i)} \lambda_{h,i} d_{h,i}$ $custo_j^w \leftarrow custo_j^w + \beta_i \times max(cout_i - max_cap_i, 0)$ 5: 6: 7: fim para 8: $custo_{j}^{w} \leftarrow custo_{j}^{w} + \sum_{v_{i} \in input(v_{j})} \lambda_{i,j} d_{i,j}^{w} + \alpha leakage_{j}^{w}$ $custo_{j}^{w} \leftarrow custo_{j}^{w} + \beta_{j} \times max(cout_{j} - max_cap_{j}, 0)$ 9: 10: **para** cada $v_k \in fanout(v_j)$ faça 11: $custo_{j}^{w} \leftarrow custo_{j}^{w} + \sum_{v_{j} \in fanin(v_{k})} \lambda_{j,k} d_{j,k}$ 12: fim para 13: se $custo_j^w < custo_minimo_j$ então 14: $custo_minimo_j \leftarrow custo_j^w$ 15: $w \leftarrow v_i^w$ 16: 17: fim se 18: fim para 19: fim para

4 GERAÇÃO DE CIRCUITOS ARTIFICIAIS

Este capítulo trata da geração de circuitos artificiais para validação dos algoritmos de *gate sizing* discreto. Primeiramente, serão revisados os trabalhos correlatos de Gupta et al. (2010) e Kahng e Kang (2012) nas seções 4.1 e 4.2, respectivamente. Em seguida, a seção 4.3 apresenta o método proposto neste trabalho para gerar circuitos artificiais sem reconvergências. Por fim, a seção 4.4 apresenta a extensão do método proposto para variar o número de reconvergências no circuito artificial.

4.1 MÉTODO PROPOSTO POR GUPTA ET AL. (2010)

Gupta et al. (2010) propõe um método de geração de circuitos artificiais combinando três diferentes topologias apresentadas na Figura 16: *chain*, *mesh* e *star*. É possível notar que a topologia *chain* corresponde a uma cadeia de inversores, a topologia *mesh* corresponde a um subcircuito com reconvergências e a topologia *star* corresponde a um subcircuito sem reconvergências.



Figura 16 – Topologias dos *eyecharts*. Adaptado de Gupta et al. (2010)

Para a geração dos circuitos segundo o método de Gupta et al. (2010) os seguintes parâmetros são usados:

- Número de *meshes* (*n_{meshes}*);
- Número de estágios de cada mesh (estagios_mesh);
- Número de meshes consecutivos (consec_mesh);
- Número de entradas primárias (*n_{pi}*);
- Número de saídas primárias (n_{po}).

A Figura 17 apresenta os passos do método de Gupta et al. (2010) para gerar um circuito utilizando os seguintes parâmetros:

- $n_{meshes} = 8;$
- $estagios_mesh = 3;$
- $consec_mesh = 1;$
- $n_{pi} = 2;$
- $n_{po} = 2$.



(a) Primeiro passo do (b) Segundo passo do algoritmo de Gupta algoritmo de Gupta et al. (2010)



(c) Terceiro passo do algoritmo de Gupta et al. (2010)

Figura 17 – Passos para geração do circuito artificial utilizando o algoritmo de Gupta et al. (2010)

O primeiro passo do algoritmo cria uma célula correspondente a célula central de uma topologia *star*. O número de *fanins* desta célula é definido pelo número de entradas primárias ao passo que o número de *fanouts* corresponde ao número de saídas primárias. O segundo passo adiciona um conjunto de *meshes* para cada entrada primária. O número de *meshes* para cada entrada e para cada saída primária é dado pela equação 4.1. Note que os *meshes* são divididos igualmente para cada uma delas.

$$meshes_cadeia = \frac{n_{meshes}}{n_{pi} + n_{po}}$$
(4.1)

Após um número fixo de *meshes* consecutivos, adiciona-se uma célula da topologia *chain*. O terceiro e último passo adiciona um conjunto de *meshes* para cada saída primária. Este processo ocorre da mesma forma que o passo anterior, onde o número de *meshes* é definido pela equação 4.1.

Algoritmo 7 Algoritmo de Gupta et al. (2010)

```
Entrada: Parâmetros do circuito: n<sub>meshes</sub>, estagios_mesh, consec_mesh, n<sub>pi</sub>,
     n_{po}
Saída: Circuito artificial G = (V, E)
  1: c\_star \leftarrow célula central da topologia star
 2: G \leftarrow c\_star
 3: meshes_cadeia \leftarrow \frac{n_{meshes}}{n_{pi}+n_{po}}
 4: para pi \leftarrow 1 até n_{pi} faça
          meshes \leftarrow 0
 5:
          para i \leftarrow 1 até meshes_cadeia faça
 6.
 7:
               se meshes = consec\_meshes então
                    G \leftarrow G \cup célula da topologia chain
 8.
                    meshes \leftarrow 0
 9.
               fim se
10^{\circ}
               G \leftarrow G \cup mesh número de estágios igual a estagios_mesh
11:
12:
               meshes \leftarrow meshes + 1
13:
          fim para
14: fim para
15: para po \leftarrow 1 até n_{po} faça
          meshes \leftarrow 0
16:
          para i \leftarrow 1 até meshes_cadeia faca
17:
18:
               se meshes = consec_meshes então
                    G \leftarrow G \cup célula da topologia chain
19:
                    meshes \leftarrow 0
20 \cdot
               fim se
21:
               G \leftarrow G \cup mesh \text{ com } estagios\_mesh \text{ estágios}
22.
               meshes \leftarrow meshes + 1
23:
          fim para
24:
25: fim para
26 retorne G
```

O método de Gupta et al. (2010) está apresentado no Algoritmo 7. Neste algoritmo, a linha 1 cria a célula central da topologia *star*, correspondendo ao primeiro passo do método. As linhas 4 a 14 criam os *meshes* para cada entrada primária enquanto que as linhas 15 a 25 criam os *meshes* para cada saída primária. Note que as linhas 7 a 10 e as linhas 18 a 21 verificam se o número de *meshes* consecutivos já foi atingido e, se necessário, adiciona uma célula da topologia *chain*.

A principal limitação do método de Gupta et al. (2010) é que este insere reconvergências no circuito ao adicionar *meshes*. Desta forma, não foi possível utilizá-lo para avaliar a hipótese de pesquisa. Além disso, o método de Gupta et al. (2010) não utiliza parâmetros de circuitos realistas. Nas seções seguintes serão apresentados métodos que geram circuitos artificiais a partir de parâmetros de circuitos realis.

4.2 MÉTODO PROPOSTO POR KAHNG E KANG (2012)

Kahng e Kang (2012) propõem uma extensão do método de Gupta et al. (2010) para gerar circuitos artificiais a partir de parâmetros de circuitos reais. Para isso, o seguintes parâmetros são obtidos de um circuito real:

- Número de entradas e saídas primárias *n_{pi}* (para simplificar a geração dos circuitos, assume-se o mesmo número para ambos);
- Profundidade máxima de cada caminho (*depth*);
- Número de células com i = 1,2,...,n fanins. Esta distribuição de fanins é representada por um vetor dist_fanins onde a posição i do vetor indica o número de células com i fanins;
- Número de células com i = 1,2,...,n fanouts. Esta distribuição de fanouts é representada por um vetor dist_fanouts onde a posição i do vetor indica o número de células com i fanouts.

A Figura 18 apresenta os passos utilizados pelo algoritmo de Kahng e Kang (2012) para a geração de um circuito artificial a partir dos seguintes parâmetros:

- $n_{pi} = 3;$
- depth = 6;
- $dist_fanins = [15, 3];$
- $dist_fanouts = [12, 6].$





(c) Terceiro passo do algoritmo de Kahng e Kang (2012)

Figura 18 – Passos para geração do circuito artificial utilizando o algoritmo de Kahng e Kang (2012)

O primeiro passo do algoritmo cria uma cadeia de células de tamanho *depth*. Kahng e Kang (2012) propõem duas formas para escolher o número de *fanins* e *fanouts* de cada célula: **atribuição organizada**, deixa células com maior *fanout* no início e células com *fanin* maior no final da cadeia; **atribuição aleatória** escolhe o número de *fanins* e *fanouts* de cada célula de maneira aleatória. O exemplo da Figura 18 usa **atribuição aleatória**. O segundo passo cria as células de conexão, ilustradas na Figura 18b através das células *C*. O número de células de conexão equivale ao número de *fanins* livres, dado pela equação 4.2, ou seja, corresponde ao número de células com mais de um *fanin* multiplicado pelo número de *fanins* livres delas.

$$n_{conexoes} = \sum_{i=2}^{max_i(dist_fanins)} (i-1) \times dist_fanins[i]$$
(4.2)

Algoritmo 8 Algoritmo de Kahng e Kang (2012)

Entrada: Parâmetros do circuito: n_{pi} , depth, $dist_fanins$ e $dist_fanouts$ Saída: Circuito artificial G = (V, E)

1: $G \leftarrow \emptyset$ 2: $n_{conexoes} \leftarrow \sum_{i=2}^{max_i(dist_fanins)} (i-1) \times dist_fanins[i]$ 3: para $pi \leftarrow 1$ até n_{pi} faça *cadeia* \leftarrow novo vetor 4: $cadeia[0] \leftarrow$ nova entrada primária 5: **para** $j \leftarrow 1$ até *depth* **faça** 6: 7: $n_{fanins} \leftarrow$ número de *fanins* de acordo com *dist_fanins* $n_{fanouts} \leftarrow$ número de *fanouts* de acordo com *dist_fanouts* 8: $dist_fanins[n_{fanins}] \leftarrow dist_fanins[n_{fanins}] - 1$ 9: $dist_fanouts[n_{fanouts}] \leftarrow dist_fanouts[n_{fanouts}] - 1$ 10: $v_i \leftarrow \text{nova célula com } |fanin(v_i)| = n_{fanins} \in |fanout(v_i)| =$ 11: nfanouts 12: cadeia $[j] \leftarrow v_i$ $fanout(cadeia[j-1]) \leftarrow v_i$ 13: 14: fim para $G \leftarrow G \cup cadeia$ 15: 16: fim para 17: $G_{conexao} \leftarrow \emptyset$ 18: **para** $i \leftarrow 1$ até $n_{conexoes}$ faça conexao ← nova célula de conexão 19. $fanout(conexao) \leftarrow célula com fanin livre$ 20: $G_{conexao} \leftarrow G_{conexao} \cup conexao$ 21: 22: fim para 23: para cada $v_i \in G \mid |fanout(v_i)| > 1$ faça $fanout(v_i) \leftarrow fanout(v_i) \cup célula \ c \in G_{conexao}$ 24: 25: fim para 26: $G \leftarrow G \cup G_{conexao}$ 27: retorne G

Em seguida, as células criadas são conectadas às células com *fanins* livres. O terceiro passo finaliza a geração do circuito conectando as células com *fanouts* livres às células de conexão. Observe que neste passo insere-se diversas reconvergências no circuito.

O método de Kahng e Kang (2012) é detalhado no Algoritmo 8. Neste algoritmo, as linhas 3 a 16 criam as cadeias de células correspondentes ao primeiro passo do algoritmo. Nesta etapa, utiliza-se um vetor *cadeia* para armazenar as células criadas. As linhas 18 a 22 criam as células de conexão e

as conectam às células com *fanins* livres, correspondendo ao segundo passo. Por fim, as linhas 23 a 25 conectam as células com *fanouts* livres às células de conexão.

A principal limitação do método de Kahng e Kang (2012) é que este insere reconvergências no circuito ao adicionar as células de conexão. Desta forma, não foi possível utilizá-lo para avaliar a hipótese de pesquisa.

4.3 MÉTODO PROPOSTO PARA GERAÇÃO DE CIRCUITOS ARTIFICI-AIS SEM RECONVERGÊNCIAS

Esta seção apresenta uma extensão do método de Kahng e Kang (2012) para gerar circuitos artificiais sem reconvergências. Para isso, são utilizados os seguintes parâmetros, obtidos de circuitos reais:

- Profundidade máxima de cada caminho (depth);
- Número de células com i = 1,2,3 fanins¹. Esta distribuição de fanins é representada por um vetor dist_fanins o qual a posição i do vetor indica o número de células com i fanins.

As Figuras 20 e 21 apresentam os passos do método proposto para gerar um circuito artificial sem reconvergências e o circuito gerado, respectivamente, a partir dos parâmetros do circuito da Figura 19, que possui os seguintes parâmetros:

- depth = 6;
- $dist_fanins = [7, 12]$



Figura 19 – Circuito real utilizado para extração de parâmetros (full adder)

¹Foram utilizadas apenas células com até 3 fanins



(a) Primeiro passo do método proposto



(b) Segundo passo do método proposto



(c) Terceiro passo do método proposto



(d) Quarto passo do método proposto

Figura 20 - Passos para geração do circuito artificial sem reconvergências

No primeiro passo o algoritmo constroi uma cadeia com a profundidade máxima utilizando células de maior *fanin* (dois *fanins*). No segundo, o algoritmo percorre as células em ordem topológica reversa, preenche os seus *fanins* e, recursivamente, adiciona um subcircuito como *fanin* de cada célula quando necessário. Na Figura 20, no segundo passo o método cria a cadeia de células U7 até U11 como *fanin* da célula U6.

No terceiro passo o método cria a cadeia de células U12 até U15 como *fanin* da célula U11. É importante notar que, quando a célula U12 é criada, o método atinge o número de células com dois *fanins* do circuito original e, portanto, passa a criar células com um único *fanin*. No quarto passo o método cria uma cadeia de células U16 até U18 como *fanin* da célula U10.



Figura 21 - Circuito gerado pelo método proposto

Por fim, no quinto e último passo é adicionada a célula U19 como *fanin* da célula U9. Ao criar esta célula, o algoritmo atinge o número de células do circuito original e gera o circuito da Figura 21.

O método proposto é apresentado no Algoritmo 9. Nas linhas 4 a 14 o algoritmo cria uma cadeia de células conforme a Figura 20a. Nesta etapa, utiliza-se um vetor *cadeia* para armazenar as células criadas. Além disso, cada célula é criada utilizando o maior número de *fanins* possível de acordo com o vetor *dist_fanins* (linha 5). Caso o número de células restantes chegue a 0, a cadeia deve ser interrompida (linhas 10 a 13). Nas linhas 16 a 23 o algoritmo percorre as células criadas em ordem topológica reversa adicionando *fanins* quando necessário. Este processo é feito de forma recursiva na linha 20. Portanto, é importante notar que cada passo da Figura 20 corresponde a uma chamada recursiva ao Algoritmo 9.

Algoritmo 9 Gerar_Circuito_Artificial

```
Entrada: Parâmetros do circuito: depth, dist_fanins e número de células
     restantes n
Saída: Circuito artificial G = (V, E)
 1: G \leftarrow \emptyset
 2: cadeia \leftarrow novo vetor
 3: cadeia[0] \leftarrow nova entrada primária
 4: para j \leftarrow 1 até depth faça
          n_{fanins} \leftarrow i \text{ máximo tal que } dist_fanins[i] > 0
 5:
          dist_fanins[n_{fanins}] \leftarrow dist_fanins[n_{fanins}] - 1
 6:
          v_i \leftarrow \text{nova célula com} |fanin(v_i)| = n_{fanins}
 7:
         cadeia[j] \leftarrow v_i
 8:
         fanout(cadeia[j-1]) \leftarrow v_i
 9:
         n \leftarrow n - 1
10:
11:
          se n = 0 então
              depth = i
12:
          fim se
13:
14: fim para
15: G \leftarrow G \cup cadeia
16: para i \leftarrow depth até 1 faça
          v_i \leftarrow cadeia[j]
17:
          se |fanin(v_i)| > 1 então
18:
              para i = 2 até |fanin(v_i)| faça
19:
                   subcircuito \leftarrow Gerar_Circuito_Artificial(j, dist_fanins, n)
20:
                   fanout(subcircuito) \leftarrow v_i
21:
                   G \leftarrow G \cup subcircuito
22:
23:
              fim para
         fim se
24:
25: fim para
26: retorne G
```

4.4 EXTENSÃO DO MÉTODO PROPOSTO PARA VARIAR O NÚMERO DE RECONVERGÊNCIAS

Esta seção apresenta uma extensão do método proposto para variar o número de reconvergências dos circuitos artificiais gerados. Para isso, foi introduzido um parâmetro adicional derivado do circuito original que indica o número de reconvergências que se deseja introduzir, podendo ir de 0 a 100% das reconvergências do circuito real. O método estendido difere do Algoritmo 9 no momento de definir os *fanins* de uma célula v_j no estágio *estagio*, onde

adiciona uma reconvergência se as seguintes condições forem satisfeitas:

- *v_i* possui dois *fanins*²;
- *estagio* > 2;
- estagio é menor do que a profundidade da cadeia.

Caso as condições acima sejam satisfeitas, adiciona-se uma célula v_i ao conjunto *fanin* de v_j , sendo que o *fanin* de v_i é uma célula em um estágio anterior a v_j na mesma cadeia, gerando assim uma reconvergência. A Figura 22 apresenta um circuito artificial gerado a partir do circuito da Figura 19 mantendo o número de reconvergências do circuito igual a 1. Como pode ser visto, foi introduzida uma reconvergência envolvendo as células U8, U9, U16e U10. É importante notar que a reconvergência foi inserida neste ponto pelo fato da célula U8 ser a primeira a satisfazer as condições definidas acima.



Figura 22 - Exemplo de circuito artificial com uma reconvergência

O método estendido está apresentado no Algoritmo 10. É importante notar que a única diferença entre este algoritmo e o Algoritmo 9 é a introdução das linhas 19 a 24, que inserem as reconvergências.

Por fim, por permitir variar o número de reconvergências no circuito artificial gerado, o método apresentado nesta seção permite realizar os experimentos para avaliar a hipótese de pesquisa deste trabalho.

²Não foram inseridas reconvergências em células com três fanins

Algoritmo 10 Gerar_Circuito_Artificial_Ext

```
Entrada: Parâmetros do circuito: depth, dist_fanins, número de células res-
     tantes n e número de reconvergências restantes r
Saída: Circuito artificial G = (V, E)
  1: G \leftarrow \emptyset
 2: cadeia \leftarrow novo vetor
 3: cadeia[0] \leftarrow nova entrada primária
 4: para j \leftarrow 1 até depth faça
          n_{fanins} \leftarrow i \text{ máximo tal que } dist_fanins[i] > 0
 5:
          dist_fanins[n_{fanins}] \leftarrow dist_fanins[n_{fanins}] - 1
 6:
          v_i \leftarrow \text{nova célula com} |fanin(v_i)| = n_{fanins}
 7:
         cadeia[j] \leftarrow v<sub>j</sub>
 8:
         fanout(cadeia[j-1]) \leftarrow v_i
 9:
          n \leftarrow n-1
10:
11:
          se n = 0 então
12:
              depth = j
13:
          fim se
14: fim para
15: G \leftarrow G \cup cadeia
16: para j \leftarrow depth até 1 faça
          v_i \leftarrow cadeia[j]
17:
          se |fanin(v_i)| > 1 então
18:
              se (|fanin(v_i)| = 2) e (r > 0) e (estagio > 2) e (estagio < depth)
19:
     então
20:
                   v_i \leftarrow nova célula
21:
                   fanout(v_i) \leftarrow v_i
                   fanin(v_i) \leftarrow cadeia[j-2]
22:
                   r \leftarrow r - 1
23:
24:
              senão
                   para i = 2 até |fanin(v_i)| faça
25:
26:
                        subcircuito
                                           \leftarrow
                                                        Gerar_Circuito_Artificial_Ext(j,
     dist_fanins, n, r
                        fanout(subcircuito) \leftarrow v_i
27:
                        G \leftarrow G \cup subcircuito
28:
29:
                   fim para
30:
              fim se
          fim se
31:
32: fim para
33: retorne G
```

5 EXPERIMENTOS REALIZADOS

Este capítulo apresenta inicialmente a infraestrutura experimental utilizada a partir dos circuitos artificiais gerados. Em seguida, a Seção 5.2 apresenta uma análise detalhada da comparação entre o algoritmo DP e a heurística gulosa utilizados neste trabalho. Por fim, a Seção 5.3 analisa o tempo de execução destes dois algoritmos.

5.1 INFRAESTRUTURA EXPERIMENTAL

Para realizar os experimentos deste capítulo foram gerados circuitos artificiais utilizando o método proposto na Seção 4.4 a partir dos parâmetros dos circuitos do *ISPD 2012 Contest*. A Tabela 1 apresenta as características dos circuitos artificiais gerados¹. Nesta tabela, a primeira coluna apresenta o nome do circuito original cujos parâmetros foram extraídos. As colunas 2 e 3 apresentam o número de células do circuito original e do circuito gerado, respectivamente. A quarta coluna apresenta a profundidade máxima do circuito gerado e, por fim, as colunas 5 a 7 apresentam a distribuição dos *fanins* do mesmo. Os circuitos gerados serão referenciados neste capítulo utilizando os nomes definidos na primeira coluna da Tabela 1.

Circuito original		Circuito gerado					
Nome	# células	# células	Profundidade	Distribuição dos fanins			
Nome			máxima	fanin =1	fanin =2	fanin =3	
DMA	23109	22270	29	7311	12868	2091	
pci_bridge32	29844	27545	31	9005	17280	1260	
des_perf	102427	67398	31	8787	46100	12511	
vga_lcd	147812	93478	26	4724	83069	5685	

Tabela 1 - Circuitos artificiais gerados

Conforme os passos metodológicos apresentados na Seção 1.3, utilizou-se a heurística gulosa de Livramento (2013) para minimizar os atrasos destes circuitos. O atraso mínimo resultante para cada circuito é apresentado abaixo:

- DMA: 725ps
- pci_bridge32: 775ps
- des_perf: 777ps

¹Os circuitos com mais de 200000 células (*b19*, *leon3mp* e *netcard*) não foram utilizados por resultarem em um tempo de execução muito grande para o algoritmo DP

• vga_lcd: 648ps

A partir dos valores de atraso mínimo, definiram-se duas configurações com diferentes restrições de atraso crítico, denominadas *fast* e *slow*. Na configuração *fast* a restrição de atraso crítico do circuito foi definida como sendo 15% superior ao atraso mínimo, enquanto que para configuração *slow* essa restrição é 30% superior. A Tabela 2 apresenta o *leakage* e as características temporais dos circuitos gerados assumindo a opção de menor *leakage* para cada célula. A segunda coluna da tabela apresenta o *leakage* de cada circuito. As colunas 3 e 5 apresentam a restrição de atraso crítico para as configurações *fast* e *slow*, respectivamente, enquanto que as colunas 4 e 6 apresentam o *slack* para cada configuração.

Circuito	Leakage (W)	Configura	ação fast	Configuração slow	
		Target (ps)	Slack (ps)	Target (ps)	Slack (ps)
DMA	0,04	834	-1561,45	943	-1453,45
pci_bridge32	0,05	891	-1668,64	1007	-1552,64
des_perf	0,14	894	-1665,64	1010	-1549,64
vga_lcd	0,19	745	-1380,35	842	-1283,35

Tabela 2 - Leakage mínimo e características temporais dos circuitos gerados

Os algoritmos de otimização utilizados foram os de Ozdal, Burns e Hu (2012) e Livramento (2013). Nos experimentos realizados, a constante α da equação 3.9, que representa a importância da potência no problema, foi atualizada em cada iteração de acordo com o atraso crítico do circuito. Para cada circuito foram executadas cinco *threads*, cada uma iniciando a constante α com um dos seguintes valores: 0, 1, 1, 10, 100, 1000. Por fim, o resultado que atingiu o menor *leakage* sem violar a restrição de atraso crítico foi extraído e apresentado (método *go-with-the-winners* (HU et al., 2012)). Quando todas as *threads* violaram esta restrição, foi extraído o resultado que atingiu o maior *slack*.

5.2 ANÁLISE DE POTÊNCIA E ENERGIA

As Tabelas 3 e 4 apresentam os resultados de *leakage* e *slack* para cada um dos circuitos e para cada um dos dois algoritmos comparados. As colunas 2 e 4 de cada tabela apresentam os resultados de *leakage* obtidos após a aplicação de cada algoritmo (DP e guloso, respectivamente). As colunas 3 e 5 apresentam os resultados de *slack* obtidos após a aplicação de cada algoritmo. A última linha da tabela apresenta a média de cada valor obtido. No cálculo dos valores médios apenas os resultados de *leakage* e *slack* dos circuitos que não violaram a restrição de atraso crítico foram considerados.
Circuitos com configuração fast				
Circuito	Programação dinâmica		Heurística gulosa	
Circuito	Leakage (W)	Slack (ps)	Leakage (W)	Slack (ps)
DMA	0,33	2,08	0,36	1,73
pci_bridge32	0,23	0,16	0,31	2,56
des_perf	0,52	3,00	0,82	2,99
vga_lcd	0,86	-0,75	0,55	-24,43
Média	0,36	1,75	0,50	2,43

Tabela 3 – Resultados dos dois algoritmos para os circuitos com configuração *fast*

Inicialmente, é importante notar na Tabela 3 que nenhum dos algoritmos conseguiu remover as violações de atraso crítico do circuito *vga_lcd*, o que se deve ao fato deste circuito possuir o menor caminho crítico entre os circuito gerados (648ps), ainda que possua o maior número de células. Com relação aos demais circuitos, o algoritmo DP atingiu um *leakage* médio 28% menor do que o obtido pela heurística gulosa. Com relação ao *slack*, o algoritmo DP atingiu um resultado médio 28% menor do que a heurística gulosa. Este resultado de *slack* maior para a heurística gulosa sugere que esta técnica obteve um menor proveito do espaço de otimização nesta configuração.

Circuitos com configuração slow				
Circuito	Programação dinâmica		Heurística gulosa	
Circuito	Leakage (W)	Slack (ps)	Leakage (W)	Slack (ps)
DMA	0,10	20,08	0,14	5,03
pci_bridge32	0,12	43,48	0,12	8,45
des_perf	0,28	12,51	0,43	5,38
vga_lcd	0,26	0,13	0,52	9,45
Média	0,19	19,05	0,30	7,08

Tabela 4 – Resultados dos dois algoritmos para os circuitos com configuração *slow*

Para os circuitos com a configuração *slow* da Tabela 4, foi possível remover as violações de atraso crítico para todos os circuitos, o que se deve ao fato destes circuitos possuírem uma restrição de atraso mais relaxada. Além disso, o algoritmo DP atingiu um *leakage* médio 37% menor do que o obtido pela heurística gulosa. Com relação ao *slack*, o algoritmo DP atingiu um resultado médio 2,69 maior do que a heurística gulosa, o que sugere que o algoritmo DP obteve um menor proveito do espaço de otimização nesta configuração.

Os resultados obtidos nas Tabelas 3 e 4 indicam que, para circuitos sem reconvergências, o algoritmo de programação dinâmica possui um desempenho melhor quando comparado à heurística gulosa. Para investigar o impacto das reconvergências na qualidade da solução apresentada pelo algoritmo de programação dinâmica, foram inseridas reconvergências nos circui-



Figura 23 – Energia obtida variando o número de reconvergências do circuito *DMA*

tos artificais gerados de acordo com o número de reconvergências dos seus circuitos originais. Foram definidas cinco configurações para cada circuito: a primeira não apresenta reconvergências (equivalente aos resultados apresentados nas Tabelas 3 e 4); as outras quatro têm um número de reconvergências igual a 25%, 50%, 75% ou 100% do número de reconvergências do circuito original. Para avaliar o impacto do número de reconvergências na qualidade da solução encontrada para cada algoritmo, foi analisada a energia por ciclo (pJ) de cada circuito, dada pela multiplicação do *leakage* (W) e caminho crítico (ps) obtidos. As Figuras 23 a 26 apresentam os resultados de energia obtidos para cada um dos circuitos e para cada um dos dois algoritmos. Note que cada figura apresenta os resultados para as duas configurações (*fast* e *slow*).

Para o circuito *DMA* na configuração *fast*, é possível ver que a heurística gulosa não sofre uma grande degradação da qualidade da solução com a introdução das reconvergências. A degradação da qualidade da solução no algoritmo DP faz com que, a partir do ponto em que 50% das reconvergências foram inseridas, este algoritmo resulte em um consumo de energia superior à heurística gulosa. Com 100% das reconvergências, a heurística gulosa atinge um consumo de energia 52% menor nesta configuração. Na configuração *slow* a heurística gulosa também não sofre uma grande degradação da qualidade da solução. No entanto, o consumo de energia da solução do algoritmo DP ultrapassa a heurística gulosa apenas a partir do ponto em que 75% das reconvergências foram inseridas. Com 100% das reconvergências, a heurística gulosa atinge um consumo de energia 22% menor nesta configuração.

Para o circuito pci_bridge32 na configuração fast a heurística gulosa



Figura 24 – Energia obtida variando o número de reconvergências do circuito *pci_bridge32*

não sofre uma grande degradação na qualidade da solução. A degradação da qualidade da solução no algoritmo DP faz com que, a partir do ponto em que 25% das reconvergências foram inseridas, este algoritmo resulte em um consumo de energia superior à heurística gulosa. Com 100% das reconvergências, a heurística gulosa atinge um consumo de energia 69% menor nesta configuração. Na configuração *slow* ambos os algoritmos apresentam resultados semelhantes até o ponto em que 50% das reconvergências foram inseridas. A partir deste ponto, o algoritmo DP resulta em um consumo de energia superior à heurística gulosa. Com 100% do número de reconvergências a heurística gulosa atingiu um consumo de energia 14% menor nesta configuração.

Para o circuito *des_perf* na configuração *fast*, ambos os algoritmos apresentam uma degradação semelhante. Esta degradação semelhante faz com que a heurística gulosa resulte em um consumo de energia inferior ao algoritmo DP apenas quando 100% das reconvergências foram inseridas, sendo este resultado apenas 2% menor do que o obtido pelo algoritmo DP. Na configuração *slow* ambos os algoritmos apresentam degradação da qualidade da solução com o aumento do número de reconvergências. No entanto, o algoritmo DP apresenta uma degradação maior quando 100% das reconvergências foram inseridas. Desta forma, com 100% do número de reconvergências a heurística gulosa atingiu um consumo de energia 14% menor nesta configuração.

Para o circuito *vga_lcd* na configuração *fast* ambos os algoritmos apresentam degradação da qualidade da solução com o aumento do número de reconvergências. No entanto, esta degradação é maior para o algoritmo DP, que atinge um consumo de energia maior em todos os casos. Com 100%



Figura 25 – Energia obtida variando o número de reconvergências do circuito *des_perf*

das reconvergências a heurística gulosa atingiu um consumo de energia 54% menor nesta configuração. Na configuração *slow* o algoritmo de programação dinâmica apresenta uma degradação significativa na solução apenas com 50% do número total de reconvergências do circuito. Com 100% do número de reconvergências a heurística gulosa atingiu um consumo de energia apenas 1% menor nesta configuração.



Figura 26 – Energia obtida variando o número de reconvergências do circuito *vga_lcd*

Por fim, é possível ver que para todos os circuitos o algoritmo de programação atingiu um consumo de energia superior quando todas as re-

convergências foram inseridas (o que corresponde ao cenário mais realista), sendo em média 63% maior para os circuitos com a configuração *fast* e 13% maior para os circuitos com a configuração *slow*. Estes resultados sugerem que a hipótese de pesquisa levantada é válida, ou seja, que as heurísticas utilizadas por estes algoritmos para contornar as limitações causadas pelas reconvergências são responsáveis pelos resultados inferiores quando comparados aos resultados obtidos por heurísticas gulosas. Além disso, esta degradação da qualidade da solução causada pelas reconvergências é maior para circuitos com uma restrição de atraso crítico mais apertada.

5.3 ANÁLISE DO TEMPO DE EXECUÇÃO

As Tabelas 5 e 6 apresentam o tempo de execução dos dois algoritmos para os circuitos gerados nas configurações *fast* e *slow*, respectivamente. Para cada uma destas tabelas, as colunas 2 e 3 apresentam o tempo de execução de cada um dos algoritmos (DP e guloso, respectivamente) para os circuitos sem reconvergências. A última linha das tabelas apresenta o valor médio do tempo de execução de cada circuito.

Circuitos com configuração fast				
Circuito	Tempo de execução (h)			
Circuito	Programação dinâmica	Heurística gulosa		
DMA	2,27	0,03		
pci_bridge32	2,69	0,04		
des_perf	9,26	0,11		
vga_lcd	12,69	0,14		
Média	6,73	0,08		

Tabela 5 – Tempo de execução dos dois algoritmos para os circuitos com configuração *fast*

Circuitos com configuração slow				
Circuito	Tempo de execução (h)			
Circuito	Programação dinâmica	Heurística gulosa		
DMA	2,25	0,03		
pci_bridge32	2,72	0,03		
des_perf	9,26	0,10		
vga_lcd	12,96	0,14		
Média	6,80	0,08		

Tabela 6 – Tempo de execução dos dois algoritmos para os circuitos com configuração *fast*

Para os circuitos na configuração fast, o algoritmo DP atingiu um

tempo de execução em média 84,12 vezes maior do que a heurística gulosa. Para os circuitos na configuração *slow*, o algoritmo DP atingiu um tempo de execução 85 vezes maior. Este tempo de execução superior se deve ao fato do algoritmo de programação dinâmica utilizar informações globais do circuito para escolher as opções de cada célula. Além disso, é importante notar que não existe uma diferença considerável entre os tempos de execução para diferentes configurações utilizando o mesmo algoritmo, dado que o tempo de execução dos mesmos é proporcional ao número de células do circuito, e não à restrição de atraso crítico.

A diferença no tempo de execução dos dois algoritmos pode ser vista na Figura 27, que apresenta o tempo de execução em função do número de células, ambos em escala logarítmica. É possível notar que, assumindo a escala logarítmica, ambos os algoritmos apresentam um tempo de execução linear em função do número de células. No entanto, a inclinação da reta do algoritmo de programação dinâmica é aproximadamente 1,2 vezes maior do que para a heurística gulosa, resultando em tempos de execução superiores. Note que por estar em escala logarítmica, esta inclinação 1,2 vezes maior resulta em um tempo de execução aproximadamente 85 vezes maior para o algoritmo DP.



Figura 27 – Tempos de execução dos algoritmos comparados

Por fim, é possível observar que apesar de apresentar resultados médios de *leakage* inferiores quando não existem reconvergências de caminhos, o algoritmo de programação dinâmica apresenta um tempo de execução bastante superior à heurística gulosa. Este tempo de execução superior dificulta o uso desta técnica em circuitos com um grande número de células.

6 CONCLUSÕES

Este trabalho propôs um método de geração de circuitos artificiais sem reconvergências de caminhos, com o objetivo de avaliar o impacto destas reconvergências na qualidade da solução encontrada por algoritmos de programação dinâmica utilizados para resolver o problema de *gate sizing* discreto. O algoritmo de programação dinâmica estado da arte de Ozdal, Burns e Hu (2012) foi implementado para resolver o LRS no contexto de *gate sizing* discreto. Este algoritmo foi comparado com a heurística gulosa estado da arte de Livramento (2013).

Os experimentos realizados para os circuitos sem reconvergências indicaram que o algoritmo de programação dinâmica atingiu um *leakage* médio 28% menor do que a heurística gulosa para os circuitos com a configuração *fast* e 37% menor para os circuitos com a configuração *slow*, ao custo de um tempo de execução em média 85 vezes maior.

Para investigar o impacto das reconvergências de caminhos na qualidade da solução obtida pelo algoritmo de programação dinâmica, foram gerados circuitos artificiais variando o número de reconvergências utilizando uma extensão do método proposto. Os experimentos realizados mostraram que para circuitos com 100% das reconvergências do circuito real, o algoritmo de programação dinâmica atingiu um consumo de energia em média 63% superior para os circuitos com a configuração *fast* e 13% superior para os circuitos com a configuração *slow*, ambos comparados com a heurística gulosa.

Os resultados dos experimentos realizados mostraram que a qualidade da solução encontrada por ambos os algoritmos é degradada com a introdução de reconvergências. No entanto, esta degradação é maior no algoritmo de programação dinâmica e principalmente para os circuitos com configuração *fast*. A maior degradação na qualidade da solução para os circuitos com configuração *fast* se deve ao fato destes possuírem uma restrição de atraso crítico mais apertada, fazendo com que as reconvergências de caminhos tenham um impacto maior na solução.

Por fim, os resultados obtidos sugerem que a hipótese de pesquisa levantada na Seção 1.1 é válida e que, portanto, a presença de reconvergências de caminhos em circuitos reais faz com que os algoritmos de programção dinâmica apresentem soluções inferiores àquelas apresentadas por heurísticas gulosas, satisfazendo assim, o objetivo deste trabalho. Assim, é possível concluir que para utilizar programação dinâmica de forma eficiente para resolver o problema de *gate sizing* discreto, é necessária a utilização de estratégias diferentes das já propostas na literatura para contornar as limitações causadas pelas reconvergências de caminhos.

REFERÊNCIAS

ALPERT, C. J.; CHU, C.; VILLARRUBIA, P. G. The coming of age of physical synthesis. In: IEEE PRESS. **Proceedings of the 2007 IEEE/ACM international conference on Computer-aided design**. [S.1.], 2007. p. 246–249.

BHASKER, J.; CHADHA, R. Static Timing Analysis for Nanometer **Designs: A Pratical Approach**. 1. ed. [S.l.]: Springer, 2009.

BOYD, S.; VANDENBERGHE, L. Convex optimization. [S.l.]: Cambridge university press, 2004.

CHAN, P. K. Algorithms for library-specific sizing of combinational logic. In: ACM. **Proceedings of the 27th ACM/IEEE Design Automation Conference**. [S.1.], 1991. p. 353–356.

CHEN, C.-P.; CHU, C. C.; WONG, D. Fast and exact simultaneous gate and wire sizing by lagrangian relaxation. **Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on**, IEEE, v. 18, n. 7, p. 1014–1025, 1999.

CORMEN, T. H. et al. **Introduction to algorithms**. [S.l.]: MIT press Cambridge, 2001.

FISHER, M. L. An applications oriented guide to lagrangian relaxation. **Interfaces**, INFORMS, v. 15, n. 2, p. 10–21, 1985.

GUPTA, P. et al. Eyecharts: Constructive benchmarking of gate sizing heuristics. In: ACM. **Proceedings of the 47th Design Automation Conference**. [S.I.], 2010. p. 597–602.

HU, J. et al. Sensitivity-guided metaheuristics for accurate discrete gate sizing. In: IEEE. Computer-Aided Design (ICCAD), 2012 IEEE/ACM International Conference on. [S.1.], 2012. p. 233–239.

HUANG, Y.-L.; HU, J.; SHI, W. Lagrangian relaxation for gate implementation selection. In: ACM ISPD. [S.l.: s.n.], 2011. p. 167–174.

KAHNG, A. B.; KANG, S. Construction of realistic gate sizing benchmarks with known optimal solutions. In: ACM. **Proceedings of the 2012 ACM international symposium on International Symposium on Physical Design**. [S.1.], 2012. p. 153–160.

KEATING, M. et al. Low power methodology manual: for system-on-chip design. [S.l.]: Springer Publishing Company, Incorporated, 2007.

LEE, J.; GUPTA, P. Discrete Circuit Optimization: Library Based Gate Sizing and Threshold Voltage Assignment. [S.l.]: Now Publishers, 2012.

LI, L. et al. An efficient algorithm for library-based cell-type selection in high-performance low-power designs. In: IEEE. **Computer-Aided Design** (ICCAD), 2012 IEEE/ACM International Conference on. [S.l.], 2012. p. 226–232.

LIU, Y.; HU, J. A new algorithm for simultaneous gate sizing and threshold voltage assignment. **IEEE TCAD**, v. 2, p. 223–234, Feb 2010.

LIVRAMENTO, V. dos S. Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais. 2013.

NING, W. Strongly np-hard discrete gate-sizing problems. **Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on**, IEEE, v. 13, n. 8, p. 1045–1051, 1994.

OZDAL, M. M. et al. The ispd-2012 discrete cell sizing contest and benchmark suite. In: ACM. **Proceedings of the 2012 ACM international symposium on International Symposium on Physical Design**. [S.1.], 2012. p. 161–164.

OZDAL, M. M. et al. An improved benchmark suite for the ispd-2013 discrete cell sizing contest. In: ACM. **Proceedings of the 2013 ACM international symposium on International symposium on physical design**. [S.I.], 2013. p. 168–170.

OZDAL, M. M.; BURNS, S.; HU, J. Algorithms for gate sizing and device parameter selection for high-performance designs. **Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on**, IEEE, v. 31, n. 10, p. 1558–1571, 2012.

RABAEY, J. Low Power Design Essentials. [S.1.]: Springer, 2009. 300 p.

RABAEY, J. M.; CHANDRAKASAN, A.; NIKOLIC, B. **Digital Integrated Circuits**. 3rd. ed. Upper Saddle River, NJ, USA: Prentice Hall Press, 2008. ISBN 0132219107, 9780132219105. ANEXO A - Artigo sobre o TCC

Avaliação do Impacto de Reconvergências na Qualidade da Solução de *Gate Sizing* Discreto Baseado em Programação Dinâmica

Renan Oliveira Netto¹

¹Departamento de Informática e Estatística Universidade Federal de Santa Catarina (UFSC) Campus Universitário – Trindade – Florianópolis – SC – Brasil

renan.netto@grad.ufsc.br

Abstract. Gate sizing consists in sizing a digital circuit logic gates to minimize its leakage. Although it is believed that dynammic programming tends to find better results compared to greedy methods, it has been verified that the greedy heuristics still present better results. This work suggests the hypothesis that the strategies used by dynamic programming algorithms to deal with path convergences in real circuits degrade the solution quality. To verify this hypothesis, this work proposes to generate artificial circuits with variable number of path convergences and comparing one dynamic programming algorithm to a greedy method when sizing them. For circuits without convergences, the dynamic programming algorithm achieved an average leakage 28% lower on circuits with fast configuration and 37% on circuits with slow configuration. For circuits with 100% of the convergences from the real circuit whose parameters were extracted, the dynamic programming algorithm achieved an average energy consumption 63% higher on circuits with fast configuration and 13% on circuits with slow configuration.

Resumo. O problema de gate sizing consiste em dimensionar as portas lógicas de um circuito digital com o objetivo de minimizar a potência por este consumida, sem violar restrições de atraso. Resultados da literatura que utilizam heurísticas qulosas são melhores do que os que utilizam programação dinâmica, contrariando o que era esperado. A hipótese de pesquisa levantada neste trabalho é a de que as estratégias utilizadas por algoritmos de programação dinâmica para contornar as limitações resultantes da presença de reconvergências de caminhos em circuitos reais degradam a qualidade da solução destes algoritmos. Para isso, foram gerados circuitos artificiais variando o número de reconvergências de caminhos e utilizados para comparar um algoritmo de cada classe. Para circuitos sem reconvergências, o algoritmo de programação dinâmica atingiu um leakage médio 28% menor para os circuitos com a configuração fast e 37% menor para os circuitos com a configuração slow, ao custo de um tempo de execução em média 85 vezes maior. Para circuitos com 100% das reconvergências do circuito real cujos parâmetros foram extraídos, o algoritmo de programação dinâmica atingiu um consumo de energia em média 63% superior para os circuitos com a configuração fast e 13% superior para os circuitos com a configuração slow.

1. Introdução

A evolução da tecnologia de fabricação de circuitos digitais, bem como das ferramentas de Electronic Design Automation (EDA) permitiu uma maior integração de transistores em uma pastilha de silício e viabilizou o projeto de circuitos mais complexos [Keating et al. 2007].

Como resultado deste aumento no número de transistores, surgiram os dispositivos portáteis móveis (PMDs), os quais executam aplicações de alto desempenho com orçamento limitado de potência devido a: (1) operarem com bateria e (2) possuírem dissipação térmica limitada pela área reduzida [Rabaey 2009]. Portanto, durante o projeto destes dispositivos, diversas técnicas de otimização devem ser aplicadas visando minimizar a potência dada uma restrição de desempenho que deve ser cumprida.

Dentre as otimizações realizadas, gate sizing é uma das técnicas mais importantes [Alpert et al. 2007], podendo ser aplicado para minimizar a potência ou área de um circuito dada uma restrição de desempenho [Lee and Gupta 2012]. O foco deste trabalho é na utilização de gate sizing para escolher a opção de cada célula do circuito de forma a minimizar o leakage¹ do mesmo sem violar sua restrição de desempenho.

Para resolução do problema de *gate sizing* discreto tem sido utilizada Relaxação Lagrangeana (LR). Trabalhos que formulam o problema de *gate sizing* discreto usando relaxação lagrangeana geralmente utilizam uma entre duas técnicas para resolver o LRS: **heurísticas gulosas**, que escolhem as opções das células do circuito a partir de informações locais, como em [Huang et al. 2011], [Li et al. 2012] e [dos Santos Livramento 2013]; e **programação dinâmica**, que fazem estas escolhas utilizando informações globais, como em [Liu and Hu 2010] e [Ozdal et al. 2012].

Por um lado, algoritmos de programação dinâmica encontram a solução ótima do LRS para circuitos sem reconvergências de caminhos (árvores) [Cormen et al. 2001]. Por outro lado, circuitos realistas não apresentam uma estrutura de árvore devido às reconvergências de caminhos, o que resulta em duas limitações que não garantem otimalidade: **dupla contagem de custos de nodos** e a **inconsistência na escolha da opção de células com mais de um fanout**. Para contornar estas limitações, algumas estratégias foram propostas na literatura. [Liu and Hu 2010] propõem fixar a opção de células onda há reconvergência, enquanto que [Ozdal et al. 2012] fazem cortes de árvore no circuito para eliminar as reconvergências.

Amparando-se na teoria de algoritmos acredita-se que ao utilizar uma estratégia para contornar as limitações causadas pelas reconvergências em algoritmos de programação dinâmica, os resultados obtidos sejam melhores do que obtidos por heurísticas gulosas. No entanto, resultados recentes como os de [Li et al. 2012], [dos Santos Livramento 2013] e do *ISPD 2013 Discrete Gate Sizing Contest* [Ozdal et al. 2013] mostram que técnicas que utilizam heurísticas gulosas têm apresentado melhores resultados.

¹A potência de *leakage* corresponde à potência estática do circuito. [Keating et al. 2007]

Portanto, é necessário investigar a fonte deste problema com o objetivo de identificar o motivo pelo qual as heurísticas gulosas apresentam resultados melhores do que programação dinâmica. A hipótese de pesquisa deste trabalho é que as estratégias utilizadas para contornar as limitações causadas pelas reconvergências degradam a solução obtida pelos algoritmos de programação dinâmica, fazendo com que estes apresentem resultados inferiores aqueles obtidos por heurísticas gulosas. Desta forma, caso a hipótese de pesquisa seja verificada, conclui-se que são necessárias novas estratégias para contornar as limitações causadas pelas reconvergências.

2. Aplicação de programação dinâmica para o problema de *gate* sizing

A Figura 1 apresenta o grafo de um circuito com quatro células e uma reconvergência. Para resolver o problema de gate sizing para este grafo utilizando programação dinâmica, os seguintes conceitos devem ser definidos:

- $custo_i(a_i)$: leakage necessário para atingir o arrival time a_i na saída da célula
- $v_j;$ $\bullet \ W_j:$ conjunto de opções disponíveis na bibliotec
a $standard\ cell$ para a célula
- d^y_{i,j}: Atraso da célula v_j para uma opção w;
 leakage^w_j: Potência de leakage da célula v_j na opção w.

No grafo da Figura 1, cada subnodo representa uma opção disponível na biblioteca standard cell com as seguintes características:

- Opção 1: d^w_{i,j} = 1, leakage^w_j = 2;
 Opção 2: d^w_{i,j} = 2, leakage^w_i = 1.

Assim, o algoritmo percorre o grafo em ordem topológica direta propagando os custos dos nodos de acordo com a equação 1. Esta equação define o custo de um nodo para um arrival time a_i como mínimo, dentre os seus subnodos, do leakage somado ao custo dos seus fanins para o arrival time $a_j - d_{i,j}^w$.

$$custo_j(a_j) = min_{w \in W_j}(leakage_j^w + \sum_{v_i \in fanin(v_j)} custo_i(a_j - d_{i,j}^w))$$
(1)

A partir da solução de menor custo nas saidas primárias, o algoritmo percorre o grafo em ordem topológica reversa escolhendo a opção que minimiza o custo para o arrival time de cada nodo, construindo assim, a solução ótima².

A Figura 2 mostra o resultado da propagação dos custos no grafo da Figura 1 e um conjunto de opções escolhidas. Nesta figura, é possível observar as duas limitações causadas pelas reconvergências de caminhos: dupla contagem de custos de nodos e inconsistência na escolha da opção de células com mais de um fanout.

²Alguns algoritmos propagam os custos em ordem topológica reversa para então escolher as opcões em ordem topológica direta



Figura 1. Exemplo de grafo com uma reconvergência

A **dupla contagem** pode ser vista nos custos calculados para o nodo v_4 . Por exemplo, o custo $custo_4(3)$, definido na equação 2, incorpora os custos dos nodos v_2 e v_3 . No entanto, ambos os nodos incorporam o custo do nodo v_1 , fazendo com que o custo deste nodo seja contado duas vezes. Como resultado, tem-se que $custo_4(3) = 10$, quando o correto seria $custo_4(3) = 8$.

$$custo_4(3) = min_{w \in W_4}(leakage_4^w + custo_2(3 - d_{2,4}^w))$$
(2)

$$\vdash custo_3(3 - d^w_{3,4})) \tag{3}$$

$$= 2 + custo_2(2) + custo_3(2) \tag{4}$$

$$= 2 + 4 + 4 = 10$$
 (5)

A inconsistência na escolha das opções ocorre durante a construção da solução ótima. Por exemplo, assumindo uma restrição de atraso crítico igual a 4 para o grafo da Figura 2, é necessário escolher uma opção de v_4 que minimize $custo_4(4)$. Como $custo_4(4) = 8$ para v_4^1 e $custo_4(4) = 9$ para v_4^2 , deve-se escolher a opção v_4^1 . Em seguida, deve-se escolher as opções de v_2 e v_3 que minimizem $custo_2(3)$ e $custo_3(3)$, uma vez que o atraso de v_4^1 é igual a 1. Note que ambas as opções de cada uma destas células minimizam $custo_2(3)$ e portanto, uma solução possível é escolher v_2^2 e v_3^1 . Assim, dado que o atraso de v_3^1 é igual a 1, deve-se escolher para v_1 uma opção que minimize $custo_1(2)$, que corresponde a v_1^2 . Porém, dado que o atraso de v_2^2 é igual a 2, deve-se escolher para v_1 uma opção que minimize $custo_1(1)$, que corresponde a v_1^1 e, portanto, tem-se uma inconsistência na escolha da opção de v_1 .



Figura 2. Propagação dos custos no grafo da Figura 1

3. Geração de Circuitos Artificiais

3.1. Método proposto para geração de circuitos artificiais sem reconvergências

Este trabalho propõe uma extensão do método de [Kahng and Kang 2012] para gerar circuitos artificiais sem reconvergências. Para isso, são utilizados os seguintes parâmetros, obtidos de circuitos reais:

- Profundidade máxima de cada caminho (depth);
- Número de células com i = 1,2,3 fanins³. Esta distribuição de fanins é representada por um vetor dist_fanins o qual a posição i do vetor indica o número de células com i fanins.

As Figuras 3 e 4 apresentam os passos do método proposto para gerar um circuito artificial sem reconvergências e o circuito gerado, respectivamente, a partir de um circuito com os seguintes parâmetros:

- depth = 6;
- $dist_fanins = [7, 12]$

 $^{^3\}mathrm{Foram}$ utilizadas apenas células com até 3 fanins



(a)



(b)





Figura 3. (a) Primeiro passo do método proposto; (b) Segundo passo do método proposto; (c) Terceiro passo do método proposto; (d) Quarto passo do método proposto

No primeiro passo o algoritmo constroi uma cadeia com a profundidade máxima utilizando células de maior *fanin* (dois *fanins*). No segundo, o algoritmo percorre as células em ordem topológica reversa, preenche os seus *fanins* e, recursivamente, adiciona um subcircuito como *fanin* de cada célula quando necessário. Na Figura 3, no segundo passo o método cria a cadeia de células U7 até U11 como *fanin* da célula U6.

No terceiro passo o método cria a cadeia de células U12 até U15 como fanin da célula U11. É importante notar que, quando a célula U12 é criada, o método atinge o número de células com dois fanins do circuito original e, portanto, passa a criar células com um único fanin. No quarto passo o método cria uma cadeia de células U16 até U18 como fanin da célula U10.



Figura 4. Circuito gerado pelo método proposto

Por fim, no quinto e último passo é adicionada a célula U19 como fanin da célula U9. Ao criar esta célula, o algoritmo atinge o número de células do circuito original e gera o circuito da Figura 4.

O método proposto é apresentado no Algoritmo 1. Nas linhas 4 a 14 o algoritmo cria uma cadeia de células conforme a Figura 3(a). Nesta etapa, utiliza-se um vetor *cadeia* para armazenar as células criadas. Além disso, cada célula é criada utilizando o maior número de *fanins* possível de acordo com o vetor *dist_fanins* (linha 5). Caso o número de células restantes chegue a 0, a cadeia deve ser interrompida (linhas 10 a 13). Nas linhas 16 a 23 o algoritmo percorre as células criadas em ordem topológica reversa adicionando *fanins* quando necessário. Este processo é feito de forma recursiva na linha 20. Portanto, é importante notar que cada passo da Figura 3 corresponde a uma chamada recursiva ao Algoritmo 1. Algorithm 1 Gerar_Circuito_Artificial

n

Require: Parâmetros do circuito: depth, dist_fanins e número de células restantes

```
Ensure: Circuito artificial G = (V, E)
 1: G \leftarrow \emptyset
 2: cadeia \leftarrow novo vetor
 3: cadeia[0] \leftarrow nova entrada primária
 4: for j \leftarrow 1 até depth do
         n_{fanins} \leftarrow i \text{ máximo tal que } dist_fanins[i] > 0
 5:
         dist fanins [n_{fanins}] \leftarrow dist fanins [n_{fanins}] - 1
 6:
 7:
         v_i \leftarrow \text{nova célula com } |fanin(v_i)| = n_{fanins}
         cadeia[j] \leftarrow v_i
 8:
         fanout(cadeia[j-1]) \leftarrow v_j
 9:
10:
         n \leftarrow n - 1
         if n = 0 then
11:
             depth = j
12:
13:
         end if
14 end for
15: G \leftarrow G \cup cadeia
16: for j \leftarrow depth até 1 do
         v_i \leftarrow cadeia[j]
17:
         if |fanin(v_i)| > 1 then
18:
             for i = 2 até |fanin(v_i)| do
19:
                  subcircuito \leftarrow Gerar\_Circuito\_Artificial(j, dist\_fanins, n)
20:
                  fanout(subcircuito) \leftarrow v_i
21:
                  G \leftarrow G \cup subcircuito
22:
             end for
23.
         end if
24:
25: end for
26: return G
```

3.2. Extensão do método proposto para variar o número de reconvergências

Esta seção apresenta uma extensão do método proposto para variar o número de reconvergências dos circuitos artificiais gerados. Para isso, foi introduzido um parâmetro adicional derivado do circuito original que indica o número de reconvergências que se deseja introduzir, podendo ir de 0 a 100% das reconvergências do circuito real. O método estendido difere do Algoritmo 1 no momento de definir os *fanins* de uma célula v_j no estágio *estagio*, onde adiciona uma reconvergência se as seguintes condições forem satisfeitas:

- v_i possui dois $fanins^4$;
- estagio > 2;
- estagio é menor do que a profundidade da cadeia.

 $^{^4 \}mathrm{N} \tilde{\mathrm{ao}}$ for am inseridas reconvergências em células com três fanins

Caso as condições acima sejam satisfeitas, adiciona-se uma célula v_i ao conjunto fanin de v_j , sendo que o fanin de v_i é uma célula em um estágio anterior a v_j na mesma cadeia, gerando assim uma reconvergência. A Figura 5 apresenta um circuito artificial gerado mantendo o número de reconvergências do circuito igual a 1. Como pode ser visto, foi introduzida uma reconvergência envolvendo as células U8, U9, U16 e U10. É importante notar que a reconvergência foi inserida neste ponto pelo fato da célula U8 ser a primeira a satisfazer as condições definidas acima.



Figura 5. Exemplo de circuito artificial com uma reconvergência

4. Experimentos Realizados

4.1. Infraestrutura Experimental

Para realizar os experimentos deste capítulo foram gerados circuitos artificiais utilizando o método proposto na Seção 3.2 a partir dos parâmetros dos circuitos do *ISPD 2012 Contest.* A Tabela 1 apresenta as características dos circuitos artificiais gerados⁵. Nesta tabela, a primeira coluna apresenta o nome do circuito original cujos parâmetros foram extraídos. As colunas 2 e 3 apresentam o número de células do circuito original e do circuito gerado, respectivamente. A quarta coluna apresenta a profundidade máxima do circuito gerado e, por fim, as colunas 5 a 7 apresentam a distribuição dos *fanins* do mesmo. Os circuitos gerados serão referenciados neste capítulo utilizando os nomes definidos na primeira coluna da Tabela 1.

A partir dos valores de atraso mínimo de cada circuito, foram definidas duas configurações com diferentes restrições de atraso crítico, denominadas *fast* e *slow*. Na configuraçõo *fast* a restriçõo de atraso crítico do circuito foi definida como sendo 15% superior ao atraso mínimo, enquanto que para configuração *slow* essa restrição é 30% superior.

 $^{^{5}}$ Os circuitos com mais de 200000 células (*b19, leon3mp* e *netcard*) não foram utilizados por resultarem em um tempo de execução muito grande para o algoritmo DP

Circuito original		Circuito gerado				
Nomo	# células	# células	Profundidade	Distribuição dos fanins		
Nome			máxima	fanin =1	fanin =2	fanin =3
DMA	23109	22270	29	7311	12868	2091
pci_bridge32	29844	27545	31	9005	17280	1260
des_perf	102427	67398	31	8787	46100	12511
vga_lcd	147812	93478	26	4724	83069	5685

Tabela 1. Circuitos artificiais gerados

4.2. Análise de Potência e Energia

As Tabelas 2 e 3 apresentam os resultados de *leakage* e *slack* para cada um dos circuitos e para cada um dos dois algoritmos comparados. As colunas 2 e 4 de cada tabela apresentam os resultados de *leakage* obtidos após a aplicação de cada algoritmo (DP e guloso, respectivamente). As colunas 3 e 5 apresentam os resultados de *slack* obtidos após a aplicação de cada algoritmo. A última linha da tabela apresenta a média de cada valor obtido. No cálculo dos valores médios apenas os resultados de *leakage* e *slack* dos circuitos que não violaram a restrição de atraso crítico foram considerados.

Circuitos com configuração fast				
Cinquito	Programação dinâmica		Heurística gulosa	
Circuito	Leakage (W)	Slack (ps)	Leakage (W)	Slack (ps)
DMA	0,33	2,08	0,36	1,73
pci_bridge32	0,23	0,16	0,31	2,56
des_perf	0,52	3,00	0,82	2,99
vga_lcd	0,86	-0,75	0,55	-24,43
Média	0,36	1,75	0,50	2,43

Tabela 2. Resultados dos dois algoritmos para os circuitos com configuração fast

Inicialmente, é importante notar na Tabela 2 que nenhum dos algoritmos conseguiu remover as violações de atraso crítico do circuito *vga_lcd*, o que se deve ao fato deste circuito possuir o menor caminho crítico entre os circuito gerados (648ps), ainda que possua o maior número de células. Com relação aos demais circuitos, o algoritmo DP atingiu um *leakage* médio 28% menor do que o obtido pela heurística gulosa. Com relação ao *slack*, o algoritmo DP atingiu um resultado médio 28% menor do que a heurística gulosa. Este resultado de *slack* maior para a heurística gulosa sugere que esta técnica obteve um menor proveito do espaço de otimização nesta configuração.

Circuitos com configuração slow				
Circuito	Programação dinâmica		Heurística gulosa	
	Leakage (W)	Slack (ps)	Leakage (W)	Slack (ps)
DMA	0,10	20,08	0,14	5,03
pci_bridge32	0,12	43,48	0,12	8,45
des_perf	0,28	12,51	0,43	5,38
vga_lcd	0,26	0,13	0,52	9,45
Média	0,19	19,05	0,30	7,08

Tabela 3. Resultados dos dois algoritmos para os circuitos com configuração slow

Para os circuitos com a configuração *slow* da Tabela 3, foi possível remover as violações de atraso crítico para todos os circuitos, o que se deve ao fato destes circuitos possuírem uma restrição de atraso mais relaxada. Além disso, o algoritmo DP atingiu um *leakage* médio 37% menor do que o obtido pela heurística gulosa.



Figura 6. Energia obtida variando o número de reconvergências do circuito DMA

Com relação ao *slack*, o algoritmo DP atingiu um resultado médio 2,69 maior do que a heurística gulosa, o que sugere que o algoritmo DP obteve um menor proveito do espaço de otimização nesta configuração.

Os resultados obtidos nas Tabelas 2 e 3 indicam que, para circuitos sem reconvergências, o algoritmo de programação dinâmica possui um desempenho melhor quando comparado à heurística gulosa. Para investigar o impacto das reconvergências na qualidade da solução apresentada pelo algoritmo de programação dinâmica, foram inseridas reconvergências nos circuitos artificais gerados de acordo com o número de reconvergências dos seus circuitos originais. Foram definidas cinco configurações para cada circuito: a primeira não apresenta reconvergências (equivalente aos resultados apresentados nas Tabelas 2 e 3); as outras quatro têm um número de reconvergências igual a 25%, 50%, 75% ou 100% do número de reconvergências do circuito original. Para avaliar o impacto do número de reconvergências na qualidade da solução encontrada para cada algoritmo, foi analisada a energia por ciclo (pJ) de cada circuito, dada pela multiplicação do *leakage* (W) e caminho crítico (ps) obtidos. As Figuras 6 a 9 apresentam os resultados de energia obtidos para cada um dos circuitos e para cada um dos dois algoritmos. Note que cada figura apresenta os resultados para as duas configurações (*fast* e *slow*).

Para o circuito *DMA* na configuração *fast*, é possível ver que a heurística gulosa não sofre uma grande degradação da qualidade da solução com a introdução das reconvergências. A degradação da qualidade da solução no algoritmo DP faz com que, a partir do ponto em que 50% das reconvergências foram inseridas, este algoritmo resulte em um consumo de energia superior à heurística gulosa. Com 100% das reconvergências, a heurística gulosa atinge um consumo de energia 52% menor nesta configuração. Na configuração *slow* a heurística gulosa também não sofre uma grande degradação da qualidade da solução. No entanto, o consumo de energia da solução do algoritmo DP ultrapassa a heurística gulosa apenas a partir do ponto em que 75% das reconvergências foram inseridas. Com 100% das reconvergências, a heurística gulosa atinge um consumo de energia 22% menor nesta configuração.



Figura 7. Energia obtida variando o número de reconvergências do circuito *pci_bridge32*

Para o circuito $pci_bridge32$ na configuração fast a heurística gulosa não sofre uma grande degradação na qualidade da solução. A degradação da qualidade da solução no algoritmo DP faz com que, a partir do ponto em que 25% das reconvergências foram inseridas, este algoritmo resulte em um consumo de energia superior à heurística gulosa. Com 100% das reconvergências, a heurística gulosa atinge um consumo de energia 69% menor nesta configuração. Na configuração *slow* ambos os algoritmos apresentam resultados semelhantes até o ponto em que 50% das reconvergências foram inseridas. A partir deste ponto, o algoritmo DP resulta em um consumo de energia superior à heurística gulosa. Com 100% do número de reconvergências a heurística gulosa atingiu um consumo de energia 14% menor nesta configuração.

Para o circuito des_perf na configuração fast, ambos os algoritmos apresentam uma degradação semelhante. Esta degradação semelhante faz com que a heurística gulosa resulte em um consumo de energia inferior ao algoritmo DP apenas quando 100% das reconvergências foram inseridas, sendo este resultado apenas 2% menor do que o obtido pelo algoritmo DP. Na configuração slow ambos os algoritmos apresentam degradação da qualidade da solução com o aumento do número de reconvergências. No entanto, o algoritmo DP apresenta uma degradação maior quando 100% das reconvergências foram inseridas. Desta forma, com 100% do número de reconvergências a heurística gulosa atingiu um consumo de energia 14% menor nesta configuração.

Para o circuito vga_lcd na configuração fast ambos os algoritmos apresentam degradação da qualidade da solução com o aumento do número de reconvergências. No entanto, esta degradação é maior para o algoritmo DP, que atinge um consumo de energia maior em todos os casos. Com 100% das reconvergências a heurística gulosa atingiu um consumo de energia 54% menor nesta configuração. Na configuração slow o algoritmo de programação dinâmica apresenta uma degradação significativa na solução apenas com 50% do número total de reconvergências do circuito. Com



Figura 8. Energia obtida variando o número de reconvergências do circuito des_perf

100%do número de reconvergências a heurística gulosa atingiu um consumo de energia apenas1%menor nesta configuração.



Figura 9. Energia obtida variando o número de reconvergências do circuito vga_lcd

Por fim, é possível ver que para todos os circuitos o algoritmo de programação atingiu um consumo de energia superior quando todas as reconvergências foram inseridas (o que corresponde ao cenário mais realista), sendo em média 63% maior para os circuitos com a configuração *fast* e 13% maior para os circuitos com a configuração *slow*. Estes resultados sugerem que a hipótese de pesquisa levantada é válida, ou seja, que as heurísticas utilizadas por estes algoritmos para contornar as limitações causadas pelas reconvergências são responsáveis pelos resultados inferiores quando comparados aos resultados obtidos por heurísticas gulosas. Além disso, esta degradação da qualidade da solução causada pelas reconvergências é maior para circuitos com uma restrição de atraso crítico mais apertada.

4.3. Análise do Tempo de Execução

As Tabelas 4 e 5 apresentam o tempo de execução dos dois algoritmos para os circuitos gerados nas configurações *fast* e *slow*, respectivamente. Para cada uma destas tabelas, as colunas 2 e 3 apresentam o tempo de execução de cada um dos algoritmos (DP e guloso, respectivamente). A última linha das tabelas apresenta o valor médio do tempo de execução de cada circuito.

Circuitos com configuração fast				
Circuito	Tempo de execução (h)			
Circuito	Programação dinâmica	Heurística gulosa		
DMA	2,27	0,03		
pci_bridge32	2,69	0,04		
des_perf	9,26	0,11		
vga_lcd	12,69	0,14		
Média	6,73	0,08		

Tabela 4. Tempo de execução dos dois algoritmos para os circuitos com configuração fast

Circuitos com configuração slow			
Circuito	Tempo de execução (h)		
Circuito	Programação dinâmica	Heurística gulosa	
DMA	2,25	0,03	
pci_bridge32	2,72	0,03	
des_perf	9,26	0,10	
vga_lcd	12,96	0,14	
Média	6,80	0,08	

Tabela 5. Tempo de execução dos dois algoritmos para os circuitos com configuração fast

Para os circuitos na configuração *fast*, o algoritmo DP atingiu um tempo de execução em média 84, 12 vezes maior do que a heurística gulosa. Para os circuitos na configuração *slow*, o algoritmo DP atingiu um tempo de execução 85 vezes maior. Este tempo de execução superior se deve ao fato do algoritmo de programação dinâmica utilizar informações globais do circuito para escolher as opções de cada célula. Além disso, é importante notar que não existe uma diferença considerável entre os tempos de execução para diferentes configurações utilizando o mesmo algoritmo, dado que o tempo de execução dos mesmos é proporcional ao número de células do circuito, e não à restrição de atraso crítico.

A diferença no tempo de execução dos dois algoritmos pode ser vista na Figura 10, que apresenta o tempo de execução em função do número de células, ambos em escala logarítmica. É possível notar que , assumindo a escala logarítmica, ambos os algoritmos apresentam um tempo de execução linear em função do número de células. No entanto, a inclinação da reta do algoritmo de programação dinâmica é aproximadamente 1,2 vezes maior do que para a heurística gulosa, resultando em tempos de execução superiores. Note que por estar em escala logarítmica, esta inclinação 1,2 vezes maior resulta em um tempo de execução aproximadamente 85 vezes maior para o algoritmo DP.

Por fim, é possível observar que apesar de apresentar resultados médios de *leakage* inferiores quando não existem reconvergências de caminhos, o algoritmo



Figura 10. Tempos de execução dos algoritmos comparados

de programação dinâmica apresenta um tempo de execução bastante superior à heurística gulosa. Este tempo de execução superior dificulta o uso desta técnica em circuitos com um grande número de células.

5. Conclusões

Este trabalho propôs um método de geração de circuitos artificiais sem reconvergências de caminhos, com o objetivo de avaliar o impacto destas reconvergências na qualidade da solução encontrada por algoritmos de programação dinâmica utilizados para resolver o problema de *gate sizing* discreto

O algoritmo de programação dinâmica estado da arte de [Ozdal et al. 2012] foi implementado para resolver o LRS no contexto de *gate sizing* discreto. Este algoritmo foi comparado com a heurística gulosa estado da arte de [dos Santos Livramento 2013].

Os experimentos realizados para os circuitos sem reconvergências indicaram que o algoritmo de programação dinâmica atingiu um *leakage* médio 28% menor para os circuitos com a configuração *fast* e 37% menor para os circuitos com a configuração *slow*, ao custo de um tempo de execução em média 85 vezes maior.

Para investigar o impacto das reconvergências de caminhos na qualidade da solução obtida pelo algoritmo de programação dinâmica, foram gerados circuitos artificiais variando o número de reconvergências utilizando uma extensão do método proposto. Os experimentos realizados mostraram que para circuitos com 100% das reconvergências do circuito real, o algoritmo de programação dinâmica atingiu um consumo de energia em média 63% superior para os circuitos com a configuração *fast* e 13% superior para os circuitos com a configuração *slow*, ambos comparados com a heurística gulosa.

Por fim, os resultados obtidos sugerem que a hipótese de pesquisa levantada na Seção 1 é válida e que, portanto, a presença de reconvergências de caminhos

em circuitos reais faz com que os algoritmos de programção dinâmica apresentem soluções inferiores àquelas apresentadas por heurísticas gulosas, satisfazendo assim, o objetivo deste trabalho.

Referências

- Alpert, C. J., Chu, C., and Villarrubia, P. G. (2007). The coming of age of physical synthesis. In Proceedings of the 2007 IEEE/ACM international conference on Computer-aided design, pages 246–249. IEEE Press.
- Cormen, T. H., Leiserson, C. E., Rivest, R. L., Stein, C., et al. (2001). Introduction to algorithms, volume 2. MIT press Cambridge.
- dos Santos Livramento, V. (2013). Sizing discreto baseado em relaxação lagrangeana para minimização de leakage em circuitos digitais.
- Huang, Y.-L., Hu, J., and Shi, W. (2011). Lagrangian relaxation for gate implementation selection. In ACM ISPD, pages 167–174.
- Kahng, A. B. and Kang, S. (2012). Construction of realistic gate sizing benchmarks with known optimal solutions. In *Proceedings of the 2012 ACM international symposium on International Symposium on Physical Design*, pages 153–160. ACM.
- Keating, M., Flynn, D., Aitken, R., Gibbons, A., and Shi, K. (2007). Low power methodology manual: for system-on-chip design. Springer Publishing Company, Incorporated.
- Lee, J. and Gupta, P. (2012). Discrete Circuit Optimization: Library Based Gate Sizing and Threshold Voltage Assignment. Now Publishers.
- Li, L., Kang, P., Lu, Y., and Zhou, H. (2012). An efficient algorithm for library-based cell-type selection in high-performance low-power designs. In *Computer-Aided Design (ICCAD)*, 2012 IEEE/ACM International Conference on, pages 226–232. IEEE.
- Liu, Y. and Hu, J. (2010). A new algorithm for simultaneous gate sizing and threshold voltage assignment. *IEEE TCAD*, 2:223–234.
- Ozdal, M. M., Amin, C., Ayupov, A., Burns, S. M., Wilke, G. R., and Zhuo, C. (2013). An improved benchmark suite for the ispd-2013 discrete cell sizing contest. In *Proceedings of the 2013 ACM international symposium on International symposium on physical design*, pages 168–170. ACM.
- Ozdal, M. M., Burns, S., and Hu, J. (2012). Algorithms for gate sizing and device parameter selection for high-performance designs. *Computer-Aided Design* of Integrated Circuits and Systems, IEEE Transactions on, 31(10):1558–1571.
- Rabaey, J. (2009). Low Power Design Essentials. Springer.

ANEXO B - Código Fonte

```
5
   #include <timing_analysis.h>
6
   #include <parser.h>
7
8
   #include <circuit_netlist.h>
   #include <spef_net.h>
9
   #include <configuration.h>
10
11
   #include "omp.h"
12
13
   #include "include/optimization.h"
14
   #include "include/lagrangian_relaxation.h"
15
   #include "include/sensitivity_based_timing_recovery.h"
16
   #include "include / validate . h"
17
   #include "include/dynamic_programming.h"
18
19
   #include <timer.h>
20
21
   using std::make_pair;
22
23
   struct PassingArgs {
24
       string _contest_root;
25
       string _contest_benchmark;
26
       double _power_importance;
27
       double _criticality_threshold;
28
29
       PassingArgs(string contestRoot, string contestBenchmark,
30
            double power_importance, double criticality_threshold)
        _contest_root(contestRoot), _contest_benchmark(
31
            contestBenchmark), _power_importance(power_importance),
32
        _criticality_threshold (criticality_threshold) {}
   };
33
34
   struct ISPDContestFiles
35
36
   ł
       string verilog;
37
       string spef;
38
       string liberty;
39
       string designConstraints;
40
41
       ISPDContestFiles(string contestRoot, string contestBenchmark
            ) {
            verilog = contestRoot + "/" + contestBenchmark + "/" +
42
                contestBenchmark + ".v";
            spef = contestRoot + "/" + contestBenchmark + "/" +
43
                contestBenchmark + ".spef";
            designConstraints = contestRoot + "/" + contestBenchmark
44
                 + "/" + contestBenchmark + ".sdc";
```

#include <iostream>

using std::cout;

using std::cerr;

using std::endl;

1

2

3

```
liberty = contestRoot + "/lib/contest.lib";
45
46
47
   11
              cout << "Verilog file: " << verilog << endl;
48
   11
              cout << "Spef File: " << spef << endl;
49
              cout << "SDC File: " << designConstraints << endl;
   11
50
              cout << "Liberty File: " << liberty << endl;
   11
51
        };
52
   };
53
54
   int main(int argc, char const *argv[])
55
56
   {
       Timer timer;
57
        timer.start();
58
        if (argc < 3)
59
       {
60
            cerr << "Using: " << argv[0] << " <CONTEST_ROOT> <
61
                CONTEST_BENCHMARK> < POWER_IMPORTANCE (default = 1)>
                " << endl;
            return -1;
62
       }
63
64
        const PassingArgs args(argv[1], argv[2], (argc == 3 ? 1.0f :
65
             atof(argv[3])), (argc == 3 || argc == 4 ? 2.0f : atof(
            argv [4])));
66
        Traits :: ispd_contest_root = args._contest_root;
67
        Traits :: ispd_contest_benchmark = args._contest_benchmark ;
68
        Optimization :: Lagrangian_Relaxation ::
69
            INITIAL_POWER_IMPORTANCE = args._power_importance;
        Optimization :: Dynamic_Programming :: CRITICALITY_THRESHOLD =
70
            args._criticality_threshold;
71
72
        VerilogParser vp;
        LibertyParser lp;
73
        SpefParser sp;
74
       SDCParser dcp;
75
76
77
       ISPDContestFiles files (argv[1], argv[2]);
78
79
80
        const Circuit_Netlist netlist = vp.readFile(files.verilog);
81
        const LibertyLibrary library = lp.readFile(files.liberty);
82
        const Parasitics parasitics = sp.readFile(files.spef);
83
        const Design_Constraints constraints = dcp.readFile(files.
84
            designConstraints);
85
        //ta.target_delay(ta.target_delay() * 1.05f);
86
   11
          ta.full_timing_analysis();
87
88
```

```
cout << "## Lagrangian Relaxation (" << args.
89
             _contest_benchmark << ")" << endl << endl;</pre>
        //ta.call_prime_time();
90
        // cout << "#### Primetime Info" << endl;</pre>
91
        //ta.print_circuit_info();
92
93
           double power_importances [] = \{100, 200, 500, 100000, \}
    11
94
         1000000};
        double power_importances [] = \{0.1, 1.0, 10.0, 100.0\}
95
             1000.0};
    #pragma omp parallel num_threads(Defines::NUM_THREADS)
96
97
        ł
             Timing_Analysis :: Timing_Analysis ta (netlist, &library, &
98
                  parasitics, &constraints);
             ta.full_timing_analysis();
99
             Optimization :: Lagrangian_Relaxation lr(&ta);
100
             int tid = omp_get_thread_num();
101
             double power_importance = power_importances[tid];
102
             lr.optimize(power_importance);
103
    #pragma omp critical
104
             {
105
                 cout << "Power importance: " << power_importance <<
106
                      endl:
                 lr.print_final_configuration();
107
             }
108
        }
109
110
        timer.end();
111
112
        cout << endl;
113
        cout << endl;
114
        cout << "----\nruntime = " << timer.value(Timer::SECOND) <<
115
             endl:
        return 0;
116
117
```

```
Listing B.1 - main.cpp
```

```
#ifndef CONFIGURATION_H
1
2
   #define CONFIGURATION_H
3
   #endif // CONFIGURATION_H
4
5
   enum LDP_Solving_Method
6
7
   ł
       SUBGRADIENT //, DESCENT_DIRECTION, UFRGS_APPROACH
8
   };
9
10
   enum LRS_Solving_Method
11
12
   {
       TOPOLOGICAL_GREEDY,
13
       DYNAMIC_PROGRAMMING
14
```

```
};
15
16
   class Defines
17
   {
18
   public:
19
        static const LRS_Solving_Method LRS_SOLVING_METHOD;
20
        static const LDP_Solving_Method LDP_SOLVING_METHOD;
21
        static const unsigned NUMBER_OF_LR_ITERATIONS;
22
        static const unsigned NUMBER_OF_AVAILABLE_WIDTHS;
23
        static const unsigned NUMBER_OF_AVAILABLE_VTS;
24
25
        static double INITIAL_POWER_IMPORTANCE:
26
        static double CRITICALITY_THRESHOLD;
27
28
29
        static const int NUM_THREADS;
30
   };
```

Listing B.2 - configuration.h

1	<pre>#include "include/configuration.h"</pre>
2	
3	const LRS_Solving_Method Defines :: LRS_SOLVING_METHOD =
İ	DYNAMIC_PROGRAMMING;
4	const LDP_Solving_Method Defines :: LDP_SOLVING_METHOD =
İ	SUBGRADIENT;
5	const unsigned Defines :: NUMBER_OF_LR_ITERATIONS = 60;
6	const unsigned Defines :: NUMBER_OF_AVAILABLE_WIDTHS = 10;
7	const unsigned Defines :: NUMBER_OF_AVAILABLE_VTS = 3;
8	
9	
10	double Defines :: INITIAL_POWER_IMPORTANCE = 1.0 f;
11	double Defines :: CRITICALITY_THRESHOLD = 2.0 f;
12	
13	const int Defines::NUM_THREADS = 5;

Listing B.3 – configuration.cpp

```
/*
1
    * lagrangian_relaxation.h
2
3
       Created on: Sep 19, 2013
4
    *
            Author: Vinicius Livramento
    *
5
    */
6
7
   #ifndef LAGRANGIAN_RELAXATION_H_
8
   #define LAGRANGIAN_RELAXATION_H_
9
10
11
   #include "optimization.h"
12
   #include "configuration.h"
13
   #include "lagrange_Struct.h"
14
```

```
#include "greedy_Heuristic.h"
#include "dynamic_programming.h"
#include "lagrange_multiplier_arrival_time_table.h"
#include <iomanip>
using std::setw;
using std::setfill;
#include <cstdlib>
#include <sstream>
using std::stringstream;
namespace Optimization
class Lagrangian_Relaxation: public Optimization
  Lagrange_Struct _lagrangeStruct;
  Greedy_Heuristic _gh;
    Dynamic_Programming _dp;
    Lagrange_Multiplier_Arrival_Time_Table _lmTable;
  void initialize_Lagrange_Struct();
  void solveLDPbyModifiedSubgradientMethodFromTennakonAndSechen
    void solveLDPbyUFRGSMethod();
    void solveLDPbyInterpolation();
```

```
void distributeMultipliersToSatisfyKKT();
 void assertKKT();
    void print_output_header();
    void print_output_iteration (string iteration, double
        power_importance);
    void print_output_iteration (int iteration, double
        power_importance);
public:
    static double INITIAL_POWER_IMPORTANCE:
 void printTimingPointsMultipliers();
 void solveLDP():
 void solveLRS(double power_importance);
    void optimize(double power_importance);
 Lagrangian_Relaxation(Timing_Analysis::Timing_Analysis * ta);
```

```
virtual ~Lagrangian_Relaxation();
```

15

16

17 18 19

20

21

22 23

24 25

26

27 28 29

34 { private:

35

36

37

38

39 40

41

42

43

44

45

46 47

48

49

50

51

52 53

54

55 56

57

58 59

60 61

62

63

();

64 | }; 65 | } 66 | 67 | #endif /* LAGRANGIAN_RELAXATION_H_ */

Listing B.4 - lagrangian_relaxation.h

```
1*
1
       lagrangian_relaxation.cpp
    *
2
3
        Created on: Sep 19, 2013
4
            Author: Vinicius Livramento
5
6
    */
7
   #include "include/lagrangian_relaxation.h"
8
   #include <assert.h>
9
10
   namespace Optimization
11
12
   void Lagrangian_Relaxation :: initialize_Lagrange_Struct()
13
14
        gate_LM gate;
15
        int num_PIs = 0;
16
        int num_POs = 0;
18
        _lagrangeStruct.gates_LMs.reserve(_ta->number_of_gates());
19
20
        for (size_t \ i = 0; \ i < \_ta \rightarrow timing\_points\_size(); \ i++)
21
        {
            const Timing_Analysis :: Timing_Point * timing_point = &
23
                 _ta -> timing_point(i);
            if (timing_point -> is_input_pin() || timing_point ->
24
                 is_PI_input())
            {
25
                 gate.push_back(make_pair(timing_point,
26
                      Timing_Point_Lagrange_Multiplier());
27
            else if (timing_point->is_output_pin() || timing_point->
28
                 is_PI() || timing_point_{is_PO()}
            {
29
                 gate.push_back(make_pair(timing_point,
30
                      Timing_Point_Lagrange_Multiplier());
                 _lagrangeStruct.gates_LMs.push_back(gate);
31
                 _lagrangeStruct.betas.push_back(
32
                      INITIAL_LAGRANGE_MULTIPLIER);
                 timing_point \rightarrow is_PI()?num_PIs ++:0;
33
                 timing_point->is_PO() || timing_point->is_reg_input
34
                      () ?num_POs ++:0;
35
36
                 gate.clear();
            }
37
        }
38
```
```
30
        _lagrangeStruct.first_Combinational_index = num_PIs;
40
        _lagrangeStruct.first_PO_index = _lagrangeStruct.gates_LMs.
41
            size () - \text{num}_POs;
42
        11
            cout << _lagrangeStruct.first_PO_index << endl;
43
            cout << _lagrangeStruct.first_Combinational_index <<
        11
44
            end1:
        11
45
            for (size_t i = 0; i < _lagrangeStruct.gates_LMs.size();
        11
46
             i++)
        11
47
            {
        11
              cout << "back: " << _lagrangeStruct.gates_LMs.at(i).
48
            back().first ->name() << endl;</pre>
        11
              for (size_t j = 0; j < _lagrangeStruct.gates_LMs.at(i)
49
            . size (); j++)
        11
                 cout << i << ": " << _lagrangeStruct.gates_LMs.at(i)
50
            . at (j). first ->name() << "\t";
        11
51
        11
              cout << endl;
52
        11
            }
53
54
55
   Lagrangian_Relaxation :: Lagrangian_Relaxation (Timing_Analysis ::
56
        Timing_Analysis * ta) :
        Optimization (ta), _{gh}(ta), _{dp}(ta), _{lm}Table(_{ta})
57
            number_of_gates())
58
   {
        initialize_Lagrange_Struct();
59
60
        _dp.initializeGraph(_lagrangeStruct);
61
   }
62
63
64
   Lagrangian_Relaxation :: ~ Lagrangian_Relaxation ()
   {
65
   }
66
67
68
   std::ostream& operator <<(std::ostream &strm, const
        Timing_Point_Lagrange_Multiplier &a)
   {
69
        return strm << "\t(rise, fall) = " << a.multiplier;
70
71
72
   void Lagrangian_Relaxation :: printTimingPointsMultipliers ()
73
74
        cout << "Timing Points:" << endl;
75
        for (size_t i = 0; i < _lagrangeStruct.gates_LMs.size(); i
76
            ++)
77
        {
            gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
78
            if (gate.back().first->is_PI() || gate.back().first->
79
                 is_PO())
```

```
cout << gate.back().first->name() << ": " << gate.
80
                       back().second.multiplier << endl;</pre>
             else
81
82
             ł
                  for (size_t j = 0; j < gate.size() - 1; j++)
83
                  {
84
                      cout << gate.at(j).first ->name() << ": " << gate
                            . at (j). second. multiplier << endl;
80
                  }
             }
87
        }
88
    }
89
90
    // Method introduced in TENNAKOON, H.; SECHEN, C. Nonconvex gate
91
         delay modeling and delay optimization. IEEE Transactions on
          Computer-Aided Design
    //of Integrated Circuits and Systems, v. 27, p. 1583
                                                                  1594
92
         Sept 2008.
    void Lagrangian_Relaxation ::
03
         solveLDPbyModifiedSubgradientMethodFromTennakonAndSechen()
94
         Transitions < double > arrivalTimeInputTPoint, arcDelay,
95
              damping;
96
97
         for (size_t i = _lagrangeStruct.first_Combinational_index ;
              i < _lagrangeStruct.gates_LMs.size(); i++)
         {
98
             gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
90
             for (size_t j = 0; j < gate.size(); j++)
100
101
             {
                  const Timing_Analysis :: Timing_Point * timing_point =
102
                        gate.at(j).first;
                  if (timing_point -> is_output_pin())
103
104
                       continue:
105
                  Timing_Point_Lagrange_Multiplier & t_point_lm = gate
106
                       . at (j). second;
107
                  arrivalTimeInputTPoint = timing_point->arrival_time
                  damping = (arrivalTimeInputTPoint / _ta->
108
                       target_delay().getMax());
109
                  if(!timing_point \rightarrow is_PO())
110
111
                       arrivalTimeInputTPoint = arrivalTimeInputTPoint.
112
                           getReversed();
                      \operatorname{arcDelay} = \operatorname{timing_point} - \operatorname{arc}() \cdot \operatorname{delay}();
113
                      damping = (arrivalTimeInputTPoint + arcDelay) /
114
                           timing_point -> arc().to().arrival_time();
                  }
115
116
                  t_point_lm.multiplier = t_point_lm.multiplier *
117
```

```
damping;
                 assert(t_point_lm.multiplier.getFall() >= 0);
118
                 assert(t_point_lm.multiplier.getRise() >= 0);
119
            }
120
121
            const Timing_Analysis :: Timing_Point &
                 output_timing_point = *gate.back().first;
             _lagrangeStruct.betas.at(i) = _lagrangeStruct.betas.at(i
123
                 ) *( output_timing_point . net ( ) . wire_delay_model ( )->
                 lumped_capacitance() /
          _ta -> liberty_cell_info(output_timing_point.gate_number()).
124
               pins.front().maxCapacitance);
        }
125
        //TODO PIs (inverters) are not needed since they receive
126
             their LMs from their fanouts
127
128
    // Method introduced in "Simultaneous Gate Sizing and Vth
129
        Assignment using Lagrangian Relaxation and Delay
         Sensitivities". ISVLSI 2013
    void Lagrangian_Relaxation :: solveLDPbyUFRGSMethod()
130
131
    ł
        Transitions < double > arrivalTimeInputTPoint , requiredTime ,
132
             arrivalTimeOutputTPoint, arcDelay, damping, slack;
133
        for (size_t i = _lagrangeStruct.first_Combinational_index ;
134
             i < _lagrangeStruct.gates_LMs.size(); i++)
        {
135
            gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
136
             for (size_t j = 0; j < gate.size(); j++)
            {
138
                 const Timing_Analysis :: Timing_Point * timing_point =
139
                       gate.at(j).first;
                 if (timing_point -> is_output_pin())
140
                      continue:
141
142
                 Timing_Point_Lagrange_Multiplier & t_point_lm = gate
143
                      . at (j). second;
                 arrivalTimeInputTPoint = timing_point->arrival_time
144
                      ();
                 requiredTime = timing_point->arrival_time() +
145
                      timing_point -> slack();
                 arcDelay = numeric_limits < Transitions < double > >::
146
                      zero();
147
                 if (! timing_point -> is_PO())
148
                 {
149
                      arrivalTimeInputTPoint = arrivalTimeInputTPoint.
150
                          getReversed();
                      arcDelay = timing_point -> arc().delay();
151
                      requiredTime = timing_point -> arc().to().
152
                          arrival_time() + timing_point -> arc().to().
```

```
slack():
                 }
153
154
                 arrivalTimeOutputTPoint = arrivalTimeInputTPoint +
155
                      arcDelay;
                 slack = requiredTime - arrivalTimeOutputTPoint;
156
157
                 damping = 1 + abs(slack)/_ta->target_delay().getMax
158
                      ();
159
                 if (slack.getFall() >0)
160
                      damping.set(damping.getRise(), 1/damping.getFall
161
                          ());
                 if (slack.getRise() >0)
162
                      damping.set(1/damping.getRise(), damping.getFall
163
                          ());
164
                 t_point_lm.multiplier *= damping;
165
            }
166
        }
167
    }
168
169
170
    void Lagrangian_Relaxation :: solveLDPbyInterpolation ()
171
172
    {
        Transitions < double > arrivalTimeInputTPoint, targetArrival;
173
174
        for (size_t i = _lagrangeStruct.first_Combinational_index ;
175
             i < _lagrangeStruct.gates_LMs.size(); i++)
        {
176
             gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
             for (size_t j = 0; j < gate.size(); j++)
178
             {
179
                 const Timing_Analysis:: Timing_Point * timing_point =
180
                       gate.at(j).first;
                 if (timing_point -> is_output_pin())
181
                      continue:
182
183
                 Timing_Point_Lagrange_Multiplier & t_point_lm = gate
184
                      . at (j). second;
                 arrivalTimeInputTPoint = timing_point->arrival_time
185
                      ():
                 targetArrival = timing_point->arrival_time() +
186
                      timing_point -> slack();
187
                 t_point_lm.multiplier.set(_lmTable.
188
                      lagrangianInterpolatorArrivalToMultiplier(i,
                      RISE, targetArrival.getRise()), _lmTable.
                      lagrangianInterpolatorArrivalToMultiplier(i,
                      FALL, targetArrival.getFall());
189
                 assert(t_point_lm.multiplier.getFall() >= 0);
190
```

```
assert(t_point_lm.multiplier.getRise() >= 0);
191
            }
192
        }
193
    }
194
195
    void Lagrangian_Relaxation :: distributeMultipliersToSatisfyKKT()
196
197
        size_t input_gate_number;
198
        double fallRatio, riseRatio;
199
        vector <bool> outputPinLMCleaned ( _lagrangeStruct . gates_LMs .
200
             size(), false);
201
        for (size_t i = _lagrangeStruct.first_PO_index; i <
202
             _lagrangeStruct.gates_LMs.size(); i++) //POs
        {
203
             gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
204
205
             assert (gate.back().first ->is_PO());
206
             assert(gate.size() == 1);
207
208
             Timing_Analysis::Timing_Net & timing_net = gate.back().
209
                 first ->net();
             input_gate_number = timing_net.from().gate_number();
210
             if (!outputPinLMCleaned.at(input_gate_number))
211
212
             {
                 outputPinLMCleaned.at(input_gate_number) = true;
213
                 _lagrangeStruct.gates_LMs.at(input_gate_number).back
214
                      ().second = Timing_Point_Lagrange_Multiplier
                      (0.0f, 0.0f);
215
             }
             _lagrangeStruct.gates_LMs.at(input_gate_number).back().
216
                 second += gate.back().second;
        }
217
218
        for (size_t i = _lagrangeStruct.first_PO_index - 1; i >=
219
             _lagrangeStruct.first_Combinational_index; i--) //
             combinational
220
        {
             Timing_Point_Lagrange_Multiplier sumInput(0.0f, 0.0f);
221
             gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
222
             const double ratioIfSumEqualsZero = 1.0 f / (gate.size())
223
                 - 1);
224
             assert(gate.back().first->is_output_pin());
225
226
             for (size_t j = 0; j < gate.size() - 1; j++)
227
                 sumInput += gate.at(j).second;
228
229
             for (size_t \ i = 0; \ i < gate.size() - 1; \ i++)
230
             {
231
                 assert (gate.at(j).first -> is_input_pin());
232
233
```

```
riseRatio = (sumInput.multiplier.getRise() != 0) ?
234
                     gate.at(j).second.multiplier.getRise() /
                     sumInput.multiplier.getRise() :
                     ratioIfSumEqualsZero;
                 fallRatio = (sumInput.multiplier.getFall() != 0) ?
235
                     gate.at(j).second.multiplier.getFall() /
                     sumInput.multiplier.getFall() :
                     ratioIfSumEqualsZero;
230
                 gate.at(j).second.multiplier.set(riseRatio * gate.
233
                     back().second.multiplier.getFall(), fallRatio *
                      gate.back().second.multiplier.getRise());
238
                 Timing_Analysis :: Timing_Net & timing_net = gate.at(j
239
                     ).first ->net();
                 input_gate_number = timing_net.from().gate_number();
240
                 if (!outputPinLMCleaned.at(input_gate_number))
241
                 {
242
                     outputPinLMCleaned.at(input_gate_number) = true;
243
                     _lagrangeStruct.gates_LMs.at(input_gate_number).
244
                          back(). second =
                          Timing_Point_Lagrange_Multiplier(0.0f, 0.0f
                          );
245
                 }
                 _lagrangeStruct.gates_LMs.at(input_gate_number).back
246
                     ().second += gate.at(j).second;
            }
247
        }
248
249
        for (size_t \ i = 0; \ i < \_lagrangeStruct.
250
             first_Combinational_index; i++) // PIs
        {
251
            gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
252
             assert (gate.back().first -> is_PI());
253
254
            Timing_Point_Lagrange_Multiplier sumInput(0.0f, 0.0f);
255
256
253
             if (gate.back().first -> is_reg_input()) //LMs are not
                 inverted, since registers are not negative unate
                 gate.back().second.multiplier.set(gate.back().second
258
                      . multiplier.getRise(), gate.back().second.
                     multiplier.getFall());
             else // for negative unate primary inputs, e.g.,
259
                 inverters
                 gate.back().second.multiplier.set(gate.back().second
260
                     . multiplier.getFall(), gate.back().second.
                     multiplier.getRise());
        }
261
        // printTimingPointsMultipliers ();
262
        assertKKT();
263
264
    }
265
```

```
void Lagrangian_Relaxation :: assertKKT()
266
267
        for (size_t i = 0; i < _lagrangeStruct.gates_LMs.size(); i
268
             ++)
        {
269
             gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
270
             if (!gate.back().first->is_PI() && !gate.back().first->
271
                 is_PO()
             {
272
                 Timing_Point_Lagrange_Multiplier sumInput(0.0f, 0.0f
273
                      ):
                 for (size_t i = 0; i < gate.size() - 1; i++)
274
                     sumInput += gate.at(j).second;
275
276
    11
                   assert ((sumInput.multiplier.getFall() - gate.back
277
        ().second.multiplier.getRise()) < COMPARISON_THRESHOLD);
                   assert ((sumInput.multiplier.getRise() - gate.back
278
        ().second.multiplier.getFall()) < COMPARISON_THRESHOLD);
             }
279
        }
280
    }
281
282
    void Lagrangian_Relaxation :: print_output_header()
283
284
        cout << setw(14) << setfill('_') << "ITERATION_|" <<
285
                 setw(14) << "LEAKAGE_|" <<
286
                 setw(14) << "WORST_SLACK_|" <<
287
                 setw(14) << "TNS_|" <<
288
                 setw(14) << "SLEW_VIOL._|" <<
289
                 setw(14) << "CAP._VIOL._|" <<
290
                 setw(14) << "POWER_IMP._|" << endl << setfill('');
291
    }
292
293
294
    void Lagrangian_Relaxation:: print_output_iteration (string
        iteration, double power_importance)
    {
295
        cout << setw(12) << iteration << " | " <<
296
297
                 setw(12) << this -> compute_circuit_total_power() << "
                       |" <<
                 setw(12) \ll (_ta \rightarrow target_delay() - _ta \rightarrow
298
                      critical_path ()).getMin() << " |" <<
                 setw(12) << _ta->total_negative_slack().aggregate()
299
                     << " |" <<
                 setw(12) << _ta->slew_violations().aggregate() << "
300
                      " <<
                 setw(12) << _ta->capacitance_violations().aggregate
301
                      () << " | " <<
                 setw(12) << power_importance << " |" << endl;
302
303
304
    void Lagrangian_Relaxation:: print_output_iteration (int iteration
305
         , double power_importance)
```

```
114
    {
306
         stringstream ss;
307
308
         ss << iteration;
         return print_output_iteration(ss.str(), power_importance);
309
    }
310
311
    void Lagrangian_Relaxation :: solveLDP()
312
    ł
313
         switch (Defines::LDP_SOLVING_METHOD)
314
         {
315
         case SUBGRADIENT:
316
317
318
                   ();
                solveLDPbyUFRGSMethod();
319
              // solveLDPbyInterpolation ();
320
321
              break:
323
```

```
solve LDP by Modified Subgradient Method From Tennakon And Sechen \\
        distributeMultipliersToSatisfyKKT();
   }
}
void Lagrangian_Relaxation::solveLRS(double power_importance =
    1.0f)
    switch (Defines::LRS_SOLVING_METHOD)
    case TOPOLOGICAL_GREEDY:
        _gh.topologicalGreedyHeuristicBasedOnLR(_lagrangeStruct,
             power_importance);
        break:
    case DYNAMIC_PROGRAMMING:
        _dp.topologicalDynamicProgrammingTreeHeuristic (
            _lagrangeStruct, power_importance);
          _dp.topologicalDynamicProgrammingIJRR(_lagrangeStruct,
11
     power_importance);
        break:
    }
}
double Lagrangian_Relaxation :: INITIAL_POWER_IMPORTANCE;
void Lagrangian_Relaxation::optimize(double power_importance)
{
    print_output_header();
    Lagrange_Multiplier_Arrival_Time_Table lmTable(_ta->
        number_of_gates());
    vector<list<Transitions<double>>> errorsForPOs(_ta->
        number_of_gates());
```

```
349 unsigned it = 1;
350 double total_power;
```

326

327

328 329

330

331

332

333

334

335

336

337 338

339

340 341

342

343

344 345

346

341

```
351
        set_circuit_to_min_power_config();
352
353
        print_output_iteration ("Initial", power_importance);
354
355
        11
               cout << "----- total power at initial iteration: " <<
356
              compute_circuit_total_power() << endl;
        11
               _ta -> print_circuit_info();
357
358
        _gh.fixMaxCapacitanceViolation(_lagrangeStruct);
350
               cout << "----- total power after removing capacitance
360
        11
              violations: " << compute_circuit_total_power() << endl
        11
               _ta -> print_circuit_info();
361
362
        print_output_iteration("After Fix", power_importance);
363
364
        bool best_violates = true;
365
        distributeMultipliersToSatisfyKKT();
366
367
        while (it <= Defines::NUMBER_OF_LR_ITERATIONS)
368
        {
369
            power_importance *= (_ta -> target_delay () / _ta ->
370
                 critical_path()).getMax();
371
            solveLRS (power_importance);
             _ta -> full_timing_analysis();
372
            solveLDP();
373
374
    11
               for (size_t i = _lagrangeStruct.first_PO_index; i <
375
        _lagrangeStruct.gates_LMs.size(); i++) //POs
    11
              {
376
377
                   gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
                   lmTable.print(i, FALL);
    11
378
    11
                   lmTable.print(i, RISE);
379
    11
380
                   double errorFall = ImTable.
381
    11
        estimateInterpolationError(i, FALL, gate.back().second.
        multiplier.getFall(), gate.back().first->arrival_time().
        getFall());
382
    11
                   double errorRise = ImTable
        estimateInterpolationError(i, RISE, gate.back().second.
        multiplier.getRise(), gate.back().first->arrival_time().
        getRise());
    11
                   errorsForPOs[i].push_back(Transitions<double>(
383
        errorFall , errorRise));
    11
                   cout << "Error Gate " << gate.back().first ->name()
384
         << ": FallError (" << gate . back () . second . multiplier . getFall
        () << "): " << errorFall << ", RiseError(" << gate.back().
        second.multiplier.getRise() << "): " << errorRise << endl;</pre>
385
    11
```

1	
388	(/ main + Timin - Dain ta Maltinliana () .
389	// print riming Points Multipriers ();
390	
391	// Optimal_Solution optimal(_ta);
392	// optimal.findOptimalSolution(_lagrangeStruct);
393	
394	// RUN TWO METHODS USING SAME MULTIPLIERS
395	// Best_circuit_configuration old_configuration;
396	// old_configuration.options.resize(_ta->number_of_gates
	());
397	// old_configuration.store_best_options(_ta);
398	// _dp.topologicalDynamicProgrammingTreeHeuristic(
	_lagrangeStruct, power_importance);
399	$//$ _ta -> full_timing_analysis();
400	<pre>// total_power = compute_circuit_total_power();</pre>
401	// print_output_iteration(it. power_importance):
402	// old configuration assign best options(ta):
402	$//$ ta \rightarrow full timing analysis ():
404	(),
404	
405	// test
406	for (size t i - legrenceStruct first DO index. i <
407	$\int \frac{1}{101} \left(\frac{1}{122} + 1 \right) = \frac{1}{101} $
ł	_lagrangeStruct.gates_LMs.size(); 1++) //POs
408	
409	gate_LM & gate = _lagrangeStruct.gates_LMs.at(1);
410	// ImTable.print(i, FALL);
411	// lmTable.print(i, RISE);
412	
413	double errorFall = _lmTable.
	estimateInterpolationError(i, FALL, gate.back()
	.second.multiplier.getFall(), gate.back().first
	->arrival_time().getFall());
414	double errorRise = _lmTable.
ĺ	estimateInterpolationError(i, RISE, gate.back()
ĺ	. second . multiplier . getRise () , gate . back () . first
ĺ	->arrival_time().getRise());
415	errorsForPOs[i].push_back(Transitions <double>(</double>
i	errorFall, errorRise));
416	// cout << "Error Gate " << gate.back().first->name()
Ì	<< ": FallError(" << gate.back().second.multiplier.getFall
	() << "): " << errorFall << " RiseError(" << gate back()
	second multiplier getRise() << "): " << errorRise << endl:
417	
419	
410	ImTable record (i FALL gate back() second
419	multiplier getFall() gate back() first
	$\frac{1}{1}$ multiplici.getrali(), gate.back().llfst \rightarrow
	$\frac{1}{1}$
420	_imiable.record(1, KISE, gate.back().second.
	multiplier.getKise(), gate.back().first->
	arrival_time().getRise());
421	// cout << "Record Gate " << gate.back().first ->name
	() << " Fall Arrival Time: " << gate.back().first ->

```
arrival_time().getFall() << " Fall Multiplier: " << gate.
          back().second.multiplier.getFall() << endl;</pre>
        11
                   cout << "Record Gate " << gate.back().first->name
422
             () << " Rise Arrival Time: " << gate.back().first ->
             arrival_time().getRise() << " Rise Multiplier: " <<
             gate.back().second.multiplier.getRise() << endl;
423
             }
424
425
             total_power = compute_circuit_total_power();
426
427
             // Print multipliers
428
    11
               cout << "Iteration " << it << endl;
429
    11
               for (size_t gate_index = 0; gate_index <
430
         _lagrangeStruct.gates_LMs.size(); gate_index++)
    11
431
    11
                   gate_LM & gateLM = _lagrangeStruct.gates_LMs.at(
432
         gate_index);
433
    11
                   double gate_multipliers = 0;
                   for (size_t timing_point = 0; timing_point <
    11
434
        gateLM.size(); timing_point++)
    11
435
    11
                        Transitions < double > multiplier = gateLM.at(
436
        timing_point).second.multiplier;
    11
                        gate_multipliers += multiplier.aggregate();
437
    11
438
    11
                   cout << std :: fixed << std :: setprecision (2) <<
439
         gate_multipliers << " ";
    11
440
    11
               cout << endl:
441
442
443
               print_output_iteration(it, power_importance);
             it ++:
444
             11
                        cout << "Total power: " << << endl;
445
             11
                        _ta -> print_circuit_info();
446
447
             if (total_power < best_circuit_configuration.total_power
448
                  && (!_ta -> has_timing_violations()))
             {
449
                 best_circuit_configuration.total_power = total_power
450
                 best_circuit_configuration.critical_path = _ta->
451
                      critical_path().getMax();
                 best_circuit_configuration.iteration = it;
452
                 best_circuit_configuration.store_best_options(_ta);
453
                 best_circuit_configuration.hasViolations = false;
454
                 best_violates = false;
455
             }
456
             else if (best_violates)
457
             {
458
                 if (_ta \rightarrow critical_path(), getMax()) <
459
                      best_circuit_configuration.critical_path)
```

60	{
61	best_circuit_configuration.total_power =
	total_power;
162	best_circuit_configuration.critical_path = _ta->
	critical_path().getMax();
163	$best_circuit_configuration$. iteration = it;
164	to):
165	hest circuit configuration has Violations = $ta \rightarrow b$
105	slew_violations (), aggregate () > 0.0 f $ $ _ta
	->capacitance_violations().aggregate() >
İ	0.0 f _ta ->total_negative_slack().
	aggregate() > 0.0 f;
166	}
67	}
168	}
169 170	for (size t i - lagrangeStruct first PO index : i
	lagrangeStruct.gates LMs.size(): i++) //POs
71	{
72	gate_LM & gate = _lagrangeStruct.gates_LMs.at(i);
73	
74	Transitions <double> criticalPath = _ta -> critical_path ();</double>
75	// cout << gate.back().first ->name() << ": " <<
	ImTable.size(i, FALL) << ", " << ImTable.size(i,
	RISE) << endl;
177	// if (gate_back()_first_parrival_time()_getFall()
	criticalPath.getFall())
78	// cout << "Fall Critical Path: " << criticalPath.
	getFall() << endl;
179	<pre>// if (gate.back().first ->arrival_time().getRise() ==</pre>
	criticalPath.getRise())
80	// cout << "Rise Critical Path: " << criticalPath.
	getkise() << endl;
81	// for(list Transitions double) >::iterator_it -
62	(1) (1)
83	cout << "Error Gate " << gate.back().first->name()
	<< ": FallError:" << (*it).getFall() << ",RiseError:" <
	(*it).getRise() << endl;
84	11
85	// cout << endl;
86	}
187	
188	hest circuit configuration assign hest options (to);
190	best_circuit_configuration . assign_best_options(_ta);
191	print_output_iteration ("Final", power importance);
192	print_output_iton (i inar , powor_importance),
193	<pre>// print_final_configuration();</pre>
194	
, i	

```
cout << "options: " << endl;
    11
495
496
    11
           for (size_t gate_index = 0; gate_index <
         best_circuit_configuration.options.size(); gate_index++)
    11
497
    11
               cout << gate_index << ": " <<
498
         best_circuit_configuration.options.at(gate_index) << endl;
    11
499
500
    }
501
502
503
```

Listing B.5 - lagrangian_relaxation.cpp

```
#ifndef DYNAMIC_PROGRAMMING_H
1
   #define DYNAMIC_PROGRAMMING_H
2
3
   #include "greedy_Heuristic.h"
4
   #include "lagrange_Struct.h"
5
   #include "optimization.h"
6
   #include "circuit_node.h"
7
   #include "ijrr_node.h"
8
9
   #include <vector>
   #include <set>
10
   #include <timing_analysis.h>
11
12
13
   #include <iomanip>
   using std::setw;
14
   using std::setfill;
15
16
   #include <cstdlib>
17
18
   #include <sstream>
19
   using std::stringstream;
20
21
22
   #include <exception>
23
   namespace Optimization
24
   {
25
26
   class Dynamic_Programming : Optimization
27
28
   private:
29
       Greedy_Heuristic gh;
30
31
        vector <Circuit_Node*> nodes;
32
33
        vector<vector<Circuit_Node*>> trees;
34
   public:
35
        static double CRITICALITY_THRESHOLD;
36
37
        Dynamic_Programming(Timing_Analysis::Timing_Analysis * ta);
38
```

```
virtual ~Dynamic_Programming();
39
40
       void initializeGraph(Lagrange_Struct & lagrange_struct);
41
       void updateGraph(Lagrange_Struct & lagrange_struct);
42
43
       void topologicalDynamicProgrammingTreeHeuristic (
44
            Lagrange_Struct & lagrange_struct, double
            power_importance = 1.0;
45
       void initializeIJRRGraph(Lagrange_Struct & lagrange_struct);
46
47
       /*
48
40
        * Algoritmo de Liu et al. 2010
        * Mudan as no algoritmo:
50
           - merge dos fanouts antes de propagar o custo
51
              parar o iterative improvement quando encontrar uma
52
             configura
                           o repetida
           - evitar double counting subtraindo os custos dos
53
             fanouts repetidos com maior slack
        */
54
        void topologicalDynamicProgrammingIJRR (Lagrange_Struct &
55
            lagrange_struct, double power_importance = 1.0);
56
       void optimize(double power_importance);
57
58
   };
50
   }
60
61
   #endif // DYNAMIC_PROGRAMMING_H
62
```

Listing B.6 - dynamic_programming.h

```
#include "include/dynamic_programming.h"
1
   #include "include/configuration.h"
2
3
4
   namespace Optimization
5
6
   Dynamic_Programming :: Dynamic_Programming (Timing_Analysis ::
7
        Timing_Analysis * ta) : Optimization(ta), gh(ta)
8
   }
9
10
   Dynamic_Programming :: ~ Dynamic_Programming ()
11
        nodes.clear();
13
14
15
   void Dynamic_Programming :: initializeGraph (Lagrange_Struct &
16
        lagrange_struct)
17
   ł
        // Criando PI_nodes
18
```

```
for (size_t gate_index = 0; gate_index < lagrange_struct.
19
            first_Combinational_index; gate_index++)
20
        {
            nodes.push_back(new PI_Node(_ta, gate_index));
21
        }
22
23
        // Criando nodos combinacionais
24
        for (size_t gate_index = lagrange_struct.
25
            first_Combinational_index; gate_index < lagrange_struct
            .first_PO_index; gate_index++)
        {
26
            nodes.push_back(new Circuit_Node(_ta, gate_index));
27
        }
28
29
        // Criando PO nodes
30
        for (size_t gate_index = lagrange_struct.first_PO_index;
31
            gate_index < lagrange_struct.gates_LMs.size();
            gate_index ++)
        {
32
            nodes.push_back(new PO_Node(_ta, gate_index));
33
        }
34
35
        // Conectar nodos
36
        for (size_t gate_index = 0; gate_index < nodes.size();
37
            gate_index++)
        {
38
            Circuit_Node * node = nodes.at(gate_index);
30
40
            gate_LM & gateLM = lagrange_struct.gates_LMs.at(
41
                 gate_index);
42
            const Timing_Analysis :: Timing_Net & timing_net = gateLM.
43
                 back(). first \rightarrow net();
            for (unsigned fanout = 0; fanout < timing_net.
44
                 fanouts_size(); fanout++) // fanouts
            {
45
                const Timing_Analysis :: Timing_Point *
46
                     fanout_timing_point = &timing_net.to(fanout);
                node->connect(nodes.at(fanout_timing_point->
47
                     gate_number()), fanout_timing_point);
            }
48
       }
49
50
51
   void Dynamic_Programming :: updateGraph (Lagrange_Struct &
52
        lagrange_struct)
53
   ł
        trees.clear();
54
55
        // Resetando nodos
56
        for (size_t gate_index = 0; gate_index < nodes.size();
57
            gate_index++)
```

```
{
```

```
Circuit_Node * node = nodes.at(gate_index);
        node->resetNode(_ta);
    }
    11
      Costruindo as
                       rvores
    for (size_t gate_index = 0; gate_index < nodes.size();
        gate_index++)
    {
        Circuit_Node * node = nodes.at(gate_index);
        node->findDerivatives(lagrange_struct, _ta);
        if (!node->connectTree(lagrange_struct))
        {
            vector <Circuit_Node*> tree;
            tree = node->buildTree(tree);
            trees.push_back(tree);
        }
   }
}
void Dynamic_Programming ::
    topologicalDynamicProgrammingTreeHeuristic (Lagrange_Struct
   & lagrange_struct, double power_importance)
{
   updateGraph(lagrange_struct);
    _ta -> full_timing_analysis();
    for (size_t tree_index = 0; tree_index < trees.size();</pre>
        tree_index++
    {
        vector<Circuit_Node*> tree = trees.at(tree_index);
        for (size_t node_index = 0; node_index < tree.size();
            node_index++)
        {
            Circuit_Node * node = tree.at(node_index);
            node->updateCost(lagrange_struct, _ta,
                 power_importance);
            node->propagateCost(lagrange_struct, _ta, &gh,
                 power_importance);
        }
   }
}
void Dynamic_Programming :: initializeIJRRGraph (Lagrange_Struct &
    lagrange_struct)
{
    nodes.clear();
    nodes.reserve(lagrange_struct.gates_LMs.size());
```

50

60

61 62

63

64

65

60 67

68 69

70

71

73

74

75

76

77 78

79

80

81 82

83 84

85

86

87

88

89 90

91

92

93

94

95 96

97

98

99 100

```
// Create PI_nodes
102
        for (size_t gate_index = 0; gate_index < lagrange_struct.
103
             first_Combinational_index; gate_index++)
104
        ł
            nodes.push_back(new IJRR_Fixed_Node(_ta, gate_index));
105
        }
106
107
        // Create combinational nodes
108
        for (size_t gate_index = lagrange_struct.
109
             first_Combinational_index; gate_index < lagrange_struct
             . first_PO_index; gate_index++)
        {
110
111
            nodes.push_back(new IJRR_Node(_ta, gate_index));
        }
113
        // Create PO_nodes
114
        for (size_t gate_index = lagrange_struct.first_PO_index;
115
             gate_index < lagrange_struct.gates_LMs.size();
             gate_index++)
        {
116
            nodes.push_back(new IJRR_Fixed_Node(_ta, gate_index));
117
        }
118
110
        // Create edges
120
121
        for (size_t gate_index = 0; gate_index < lagrange_struct.
             first_PO_index; gate_index++)
        {
            gate_LM & gateLM = lagrange_struct.gates_LMs.at(
123
                 gate_index);
124
            const Timing_Analysis::Timing_Net & timing_net = gateLM.
125
                 back().first ->net();
             for (unsigned fanout = 0; fanout < timing_net.
126
                 fanouts_size(); fanout++) // fanouts
            {
127
                 const Timing_Analysis :: Timing_Point *
128
                      fanout_timing_point = &timing_net.to(fanout);
129
                 nodes.at(gate_index)->connect(nodes.at(
                      fanout_timing_point -> gate_number()),
                      fanout_timing_point);
            }
130
        }
131
132
133
    void Dynamic_Programming::topologicalDynamicProgrammingIJRR(
134
        Lagrange_Struct & lagrange_struct, double power_importance)
135
    ł
        initializeIJRRGraph(lagrange_struct);
136
137
        _ta -> full_timing_analysis();
138
139
        vector < Best_circuit_configuration > configurations1;
140
```

```
124
```

```
vector < Best_circuit_configuration > configurations2;
141
         int iteration = 0:
142
143
         bool change1 = true;
144
         bool change2 = true;
145
         while (change1)
146
147
         ł
             change2 = true;
148
149
             while (change2)
150
151
             {
                  // Relaxation
152
153
                  for (int gate_index = nodes.size() -1; gate_index >=
                       lagrange_struct.first_Combinational_index;
                       gate_index ---)
                  {
154
                      IJRR_Node * node = (IJRR_Node*) nodes.at(
155
                           gate_index);
                      try {
156
                           node->updateCost(lagrange_struct, _ta,
157
                                power_importance, iteration);
                      } catch (exception &e) {
158
                           node->updateCost(lagrange_struct, _ta,
159
                                power_importance, iteration);
                      }
160
                  }
161
162
                  // Restoration
163
                  for (size_t gate_index = 0; gate_index < nodes.size
164
                       (); gate_index++)
                  {
165
                      IJRR_Node * node = (IJRR_Node *) nodes.at(
166
                           gate_index);
                      try {
167
                           node->chooseOption(lagrange_struct, _ta);
168
                      } catch (exception &e) {
169
                           node->chooseOption(lagrange_struct, _ta);
170
171
                      }
                  }
173
                  iteration ++:
174
175
                  Best_circuit_configuration configuration;
176
                  configuration.options.resize(_ta->number_of_gates())
                  configuration.store_best_options(_ta);
178
                  for (size_t config_index = 0; config_index <</pre>
179
                       configurations2.size(); config_index++)
180
                  {
                      if (!change2)
181
182
                      {
                           break:
183
```

```
}
184
                      change2 = false;
185
                      Best_circuit_configuration other_configuration =
186
                            configurations2.at(config_index);
                      for (size_t gate_index = 0; gate_index <
187
                           configuration.options.size(); gate_index++)
                      {
188
                           if (configuration.options.at(gate_index) !=
189
                               other_configuration.options.at(
                               gate_index))
                          {
190
                               change2 = true;
191
                               break;
192
                          }
193
                      }
194
                 }
195
                 if
                    (change2)
196
193
                      configurations2.push_back(configuration);
198
                 }
199
             }
200
201
             Best_circuit_configuration configuration;
202
             configuration.options.resize(_ta->number_of_gates());
203
             configuration.store_best_options(_ta);
204
             for (size_t config_index = 0; config_index <
204
                  configurations1.size(); config_index++)
             {
206
                 if (!change1)
207
208
                 {
                      break:
209
                 }
210
                 change1 = false;
211
                  Best_circuit_configuration other_configuration =
                      configurations1.at(config_index);
                 for (size_t gate_index = 0; gate_index <
213
                      configuration.options.size(); gate_index++)
214
                 {
                      if (configuration.options.at(gate_index) !=
215
                           other_configuration.options.at(gate_index))
                      {
216
                          change1 = true;
217
                          break:
218
                      }
219
                 }
220
             }
221
222
             if (change1)
223
224
             {
                 configurations1.push_back(configuration);
225
                 for (size_t gate_index = 0; gate_index < nodes.size
226
                      (); gate_index++)
```

```
20
```

```
{
227
                       IJRR_Node * node = (IJRR_Node*)nodes.at(
228
                            gate_index);
                       node->updateOptions();
229
                  }
230
             }
231
         }
232
233
234
235
    11
           for (size_t gate_index = 0; gate_index < nodes.size();
236
         gate_index++)
    11
237
           {
    11
                IJRR_Node * node = (IJRR_Node*)nodes.at(gate_index);
238
                cout << "(" << gate_index << ", " << node->best_option
    11
239
          << ")";
    11
           }
240
    11
           cout << endl;
241
    }
242
243
    double Dynamic_Programming :: CRITICALITY_THRESHOLD;
244
245
    void Dynamic_Programming :: optimize(double power_importance)
246
247
248
249
250
    }
251
```

Listing B.7 – dynamic_programming.cpp

```
#ifndef CIRCUIT_NODE_H
1
   #define CIRCUIT_NODE_H
2
3
   #include "greedy_Heuristic.h"
4
5
   #include "lagrange_Struct.h"
   #include <vector>
6
7
   #include <timing_analysis.h>
8
   using namespace std;
9
10
11
   namespace Optimization
   {
12
13
   class Circuit_Node
14
15
   {
        friend class Fixed_Node;
16
        friend class PI_Node;
17
        friend class PO_Node;
18
        friend class IJRR_Node;
19
   protected:
20
        int gate_index;
21
```

22	vector <double> subnodes; // Custo das op es desta porta</double>
23	<pre>// vector<vector<double>> edge_costs;</vector<double></pre>
24	
25	vector <pair<circuit_node*, const="" th="" timing_analysis::<=""></pair<circuit_node*,>
	Timing_Point*> > fanouts; // Todos os fanouts da porta
26	pair <circuit_node*, const="" timing_analysis::timing_point*=""></circuit_node*,>
	next_cell; // Fanout na mesma rvore
27	vector <pair<circuit_node*, const="" th="" timing_analysis::<=""></pair<circuit_node*,>
	Timing_Point*> > fanins; // Todos os fanins da porta
28	vector <circuit_node*> pred_set; // Fanins na mesma rvore</circuit_node*>
29	
30	int ref_option; // Op o da porta na itera o anterior
31	melhor op o desta porta para a op o i do fanout
22	int best option: // Melbor op o para esta porta definida
52	no final da itera o
33	
34	// Derivadas para cada arco
35	vector < Transitions < double >> delay_caps; // Derivada do
İ	atraso em fun o da capacit ncia
36	vector <transitions <double="">> slew_caps; // Derivada do slew</transitions>
ĺ	em fun o da capacit ncia
37	vector <vector<transitions<double>>> delay_slews; //</vector<transitions<double>
	Derivada do atraso em fun o do slew
38	
39	pair <transitions<double>, Transitions<double>></double></transitions<double>
	variationByCapacitance(LibertyTimingInfo * timing_info,
	double ref_cap, Transitions < double > ref_slew);
40	Iransitions < double > variation By Slew (Liberty liminginto *
	rof clow):
	noir sint index (vector doubles indices double
41	ref value):
42	double referenceCanacitance(Lagrange Struct &
	lagrange_struct. Timing_Analysis :: Timing_Analysis * ta)
ł	:
43	double inputCapacitance(Timing_Analysis::Timing_Analysis *
ĺ	ta, int option = -1 ;
44	Transitions < double > referenceSlew (Lagrange_Struct &
ĺ	lagrange_struct);
45	<pre>void propagateTo(Lagrange_Struct &lagrange_struct ,</pre>
	Timing_Analysis :: Timing_Analysis *ta, pair <circuit_node< th=""></circuit_node<>
	, const Timing_Analysis::Timing_Point> fanout);
46	double edgeCost(Lagrange_Struct &lagrange_struct, int option
	, int fanout_option, int fanout_gate, double delta_cap)
47	bool violate (Lagrange_Struct & lagrange_struct,
	Iming_Analysis :: Iming_Analysis * ta, int option);
48	Timing Analysis :: Timing Analysis + to int antion
	Circuit Node * fanout node int fanout ontion):
40	hool violateFanins (Lagrange Struct & lagrange struct
~	

50	Timing_Analysis:: Timing_Analysis * ta, int option); double deltaCap(Timing_Analysis:: Timing_Analysis * ta, const Timing_Analysis:: Timing_Point * fanout_timing_point, int_fanout_ref_ontionint_fanout_option);
51	double criticality (gate I M & gateI M):
51	hool is Critical (Lagrange Struct & lagrange struct const
52	Timing_Analysis:: Timing_Point * fanout);
53	
54	<pre>int bestGreedyOption(Lagrange_Struct &lagrange_struct, Timing_Analysis::Timing_Analysis * ta, double power_importance);</pre>
55	public:
56	Circuit_Node(Timing_Analysis::Timing_Analysis * ta, size_t
	gate_index):
57	~Circuit_Node():
58	
59	void connect (Circuit Node* fanout node, const
	Timing Analysis. Timing Point * timing point):
60	virtual void resetNode(Timing_Analysis :: Timing_Analysis * ta
);
61	virtual bool connectTree(Lagrange_Struct & lagrange_struct);
62	vector <circuit_node*> buildTree(vector<circuit_node*> tree);</circuit_node*></circuit_node*>
63	virtual void updateCost(Lagrange_Struct & lagrange_struct,
	Timing_Analysis :: Timing_Analysis * ta, double
	power_importance);
64	virtual void propagateCost(Lagrange_Struct &lagrange_struct,
	Timing_Analysis :: Timing_Analysis *ta, Greedy_Heuristic
	* gh, double power_importance);
65	virtual bool chooseOption(Lagrange_Struct &lagrange_struct,
	Timing_Analysis :: Timing_Analysis * ta);
66	virtual void findDerivatives(Lagrange_Struct &
	lagrange_struct, Timing_Analysis::Timing_Analysis *ta);
67	
68	int bestOption() { return best_option; }
69	};
70	
71	class Fixed_Node : public Circuit_Node
72	{
73	protected :
74	// bool violate(Timing_Analysis::Timing_Analysis *ta, int
	option, double cap, double delta_cap);
75	public :
76	Fixed_Node(Timing_Analysis::Timing_Analysis * ta, size_t
77	Circuit Node (tage at a index)
79	
70 70	
79 80	void undateCost (Lagrange Struct & Lagrange struct
ov	Timing Analysis :: Timing Analysis + to double
	nower importance):
91	void resetNode (Timing Analysis :: Timing Analysis + ta):
61 82].
04] ,

```
83
    class PI_Node : public Fixed_Node
84
85
    {
    private:
86
        bool visited;
87
    public:
88
        PI_Node(Timing_Analysis::Timing_Analysis * ta, size_t
89
             gate_index) :
             Fixed_Node(ta, gate_index)
90
        { visited = false;
91
92
        bool connectTree(Lagrange_Struct &lagrange_struct);
93
        void propagateCost(Lagrange_Struct &lagrange_struct,
94
             Timing_Analysis :: Timing_Analysis *ta, Greedy_Heuristic
             * gh, double power_importance);
        bool chooseOption (Lagrange_Struct & lagrange_struct,
95
             Timing_Analysis :: Timing_Analysis * ta);
        void findDerivatives (Lagrange_Struct &lagrange_struct,
96
             Timing_Analysis :: Timing_Analysis *ta);
        void resetNode(Timing_Analysis::Timing_Analysis * ta);
97
    };
98
99
    class PO_Node : public Fixed_Node
100
101
    ł
    public:
102
        PO_Node(Timing_Analysis::Timing_Analysis * ta, size_t
103
             gate_index) :
            Fixed_Node(ta, gate_index)
104
        {}
105
106
        bool connectTree(Lagrange_Struct &lagrange_struct);
107
        void propagateCost(Lagrange_Struct &lagrange_struct,
108
             Timing_Analysis :: Timing_Analysis *ta, Greedy_Heuristic
             * gh, double power_importance);
        bool chooseOption (Lagrange_Struct & lagrange_struct,
109
             Timing_Analysis :: Timing_Analysis *ta);
        void findDerivatives (Lagrange_Struct &lagrange_struct,
110
             Timing_Analysis :: Timing_Analysis *ta);
    };
113
114
    #endif // CIRCUIT_NODE_H
115
```

Listing B.8 – circuit_node.h

```
1 #include "include/circuit_node.h"
2 #include "include/dynamic_programming.h"
3
4 namespace Optimization
5 {
```

```
Circuit_Node :: Circuit_Node (Timing_Analysis :: Timing_Analysis * ta
6
        , size_t gate_index)
7
        this -> gate_index = gate_index;
8
        next_cell = pair<Circuit_Node*, Timing_Analysis::
9
            Timing_Point*>(NULL, NULL);
        ref_option = ta->option(gate_index).option_index();
10
        best_option = -1;
11
12
   }
13
   Circuit_Node :: ~ Circuit_Node ()
14
15
        subnodes.clear();
16
        fanouts.clear();
17
        pred_set.clear();
18
   }
19
20
   double Circuit_Node :: referenceCapacitance (Lagrange_Struct &
21
        lagrange_struct, Timing_Analysis :: Timing_Analysis *ta)
22
   {
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(gate_index);
23
        const Timing_Analysis :: Timing_Point * output_timing_point =
24
            gateLM.back().first;
        double ref_cap = output_timing_point -> net().wire_delay_model
25
            ()->lumped_capacitance();
        return ref_cap;
26
   }
27
28
   double Circuit_Node :: inputCapacitance (Timing_Analysis ::
29
        Timing_Analysis *ta, int option)
   {
30
        LibertyCellInfo info = ta->liberty_cell_info(gate_index,
31
            option);
        double input_cap = 0;
32
        for (size_t pin = 1; pin < info.pins.size(); pin++)</pre>
33
        {
34
            input_cap += info.pins.at(pin).capacitance;
35
36
        }
        return input_cap;
37
   }
38
30
   Transitions < double > Circuit_Node :: referenceSlew (Lagrange_Struct
40
        &lagrange_struct)
   {
41
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(gate_index);
42
        Transitions < double > ref_slew = gateLM.front().first -> slew();
43
        for (size_t timing_point = 1; timing_point < gateLM.size()</pre>
44
            -1; timing_point++)
45
        {
            ref_slew = max(ref_slew, gateLM.at(timing_point).first ->
46
                 slew());
        }
47
```

```
return ref_slew:
48
49
50
   pair <int, int > Circuit_Node::index(vector <double> indices,
51
        double ref_value)
52
        if (ref_value \leq indices.at(0))
53
        {
54
            return pair < int , int >(0, 1);
55
        }
56
        int value_index = indices.size() -1;
57
        for (size_t index = 0; index < indices.size(); index++)
58
59
        {
            if (ref_value <= indices.at(index))
60
            {
61
                 value_index = index;
62
                 break:
63
            }
64
        }
65
66
        return pair < int , int > (value_index , value_index -1);
67
   }
68
69
   pair<Transitions<double>, Transitions<double>> Circuit_Node::
70
        variationByCapacitance(LibertyTimingInfo * timing_info,
        double ref_cap, Transitions < double > ref_slew)
   {
71
        if (timing_info->riseDelay.loadIndices.size() == 0)
72
73
        ł
            Transitions < double> zero = Transitions < double>(0, 0);
74
            return pair<Transitions<double>, Transitions<double> >(
75
                 zero, zero);
        }
76
77
        pair < int , int > cap_index = index (timing_info -> riseDelay.
78
            loadIndices, ref_cap);
79
80
        double cap1 = timing_info ->riseDelay.loadIndices.at(
            cap_index.first);
        Transitions < double > tcap1 = Transitions < double > (cap1, cap1);
81
        double cap2 = timing_info ->riseDelay.loadIndices.at(
82
            cap_index.second);
83
        Transitions < double > tcap2 = Transitions < double > (cap2, cap2);
84
        LinearLibertyLookupTableInterpolator interpolator;
85
        Transitions < double > delay_value1 = interpolator.interpolate (
86
            timing_info ->riseDelay, timing_info ->fallDelay, tcap1,
            ref_slew):
        Transitions < double > delay_value2 = interpolator.interpolate(
87
            timing_info ->riseDelay, timing_info ->fallDelay, tcap2,
            ref_slew):
        Transitions < double > delay_variation = (delay_value1 - 
88
```

```
delay_value2)/(tcap1-tcap2);
89
        Transitions < double > slew_value1 = interpolator.interpolate(
90
             timing_info -> riseTransition, timing_info ->
             fallTransition, tcap1, ref_slew);
        Transitions < double > slew_value2 = interpolator.interpolate (
91
             timing_info -> riseTransition, timing_info ->
             fallTransition, tcap2, ref_slew);
        Transitions < double > slew_variation = (slew_value1 - )
92
             slew_value2)/(tcap1-tcap2);
93
        return pair<Transitions<double>, Transitions<double>>(
94
             delay_variation, slew_variation);
95
96
    Transitions < double > Circuit_Node :: variationBySlew (
97
        LibertyTimingInfo * timing_info, double ref_cap,
        Transitions < double > ref_slew)
    {
98
        if (timing_info_riseDelay_loadIndices_size() == 0)
90
        ł
100
             Transitions < double> zero = Transitions < double>(0, 0);
101
             return zero;
102
        }
103
104
        pair<int, int> rise_slew_index = index(timing_info->
105
             riseDelay.transitionIndices, ref_slew[RISE]);
        pair <int, int > fall_slew_index = index(timing_info ->
106
             riseDelay.transitionIndices, ref_slew[FALL]);
107
        double rise_slew1 = timing_info ->riseDelay.transitionIndices
108
             . at (rise_slew_index.first);
        double rise_slew2 = timing_info->riseDelay.transitionIndices
109
             . at (rise_slew_index.second);
        double fall_slew1 = timing_info->riseDelay.transitionIndices
110
             . at (fall_slew_index.first);
        double fall_slew2 = timing_info ->riseDelay.transitionIndices
111
             . at (fall_slew_index.second);
        Transitions < double > slew1 = Transitions < double > (rise_slew1,
             fall_slew1):
        Transitions < double > slew2 = Transitions < double > (rise_slew2)
113
             fall_slew2);
114
        Transitions < double > tcap = Transitions < double > (ref_cap,
115
             ref_cap);
116
        LinearLibertyLookupTableInterpolator interpolator;
117
        Transitions < double > delay_value1 = interpolator.interpolate (
118
             timing_info ->riseDelay, timing_info ->fallDelay, tcap,
             slew1):
119
        Transitions < double > delay_value2 = interpolator.interpolate(
             timing_info ->riseDelay, timing_info ->fallDelay, tcap,
```

```
slew2):
120
        return (delay_value1-delay_value2)/(slew1-slew2);
121
122
    }
123
    // Encontrar derivadas para todas op
                                                es e arcos
124
    void Circuit_Node :: findDerivatives (Lagrange_Struct &
125
        lagrange_struct, Timing_Analysis :: Timing_Analysis *ta)
126
    {
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(gate_index);
127
128
        double ref_cap = referenceCapacitance(lagrange_struct, ta);
129
        Transitions < double > ref_slew = referenceSlew (lagrange_struct
130
             );
131
        for (size_t option = 0; option < subnodes.size(); option++)
132
133
             LibertyCellInfo info = ta->liberty_cell_info(gate_index,
134
                  option);
135
             Transitions < double > option_delay_cap = Transitions <
136
                 double >(0, 0);
             Transitions < double > option_slew_cap = Transitions < double
                 >(std::numeric_limits < double >::min(), std::
                  numeric_limits <double >::min());
             vector < Transitions < double > > option_delay_slews;
138
             option_delay_slews.reserve(info.timingArcs.size());
139
140
             for (size_t arc = 0; arc < info.timingArcs.size(); arc
141
                 ++)
             {
142
                 if (arc > gateLM.size()-1)
143
144
                 {
145
                      break:
                 }
146
147
                 LibertyTimingInfo timing_info = info.timingArcs.at(
148
                      arc);
149
                 // delay_cap e slew_cap
150
                 pair < Transitions < double >, Transitions < double > >
151
                      cap_variation = variationByCapacitance(&
                      timing_info , ref_cap , ref_slew );
152
                 option_delay_cap += gateLM.at(arc).second.multiplier
153
                       * cap_variation.first;
154
                 option_slew_cap = max(option_slew_cap, cap_variation
155
                      . second);
156
                 // delay_slew
157
                 Transitions < double > slew_variation = variationBySlew
158
```

161

178

181

180

191

```
(&timing_info, ref_cap, ref_slew);
                 option_delay_slews.push_back(slew_variation);
             }
160
             delay_caps.push_back(option_delay_cap);
             slew_caps.push_back(option_slew_cap);
162
             delay_slews.push_back(option_delay_slews);
163
        }
164
    }
165
166
    void PI_Node :: findDerivatives (Lagrange_Struct & lagrange_struct,
167
        Timing_Analysis :: Timing_Analysis *ta)
    {
168
169
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(gate_index);
170
        double ref_cap = referenceCapacitance(lagrange_struct, ta);
171
        Transitions < double > ref_slew = referenceSlew(lagrange_struct)
             ):
173
        int option = ta->option(gate_index).option_index();
174
175
        LibertyCellInfo info = ta->liberty_cell_info(gate_index,
176
             option);
        Transitions < double > option_delay_cap = Transitions < double
             >(0, 0);
        Transitions <double> option_slew_cap = Transitions <double>(
179
             std :: numeric_limits <double >::min(), std :: numeric_limits
             <double >:: min());
        vector < Transitions < double >> option_delay_slews;
180
        assert (info.timingArcs.size()==1 || gateLM.size()==1);
182
183
        int arc = 0:
184
        LibertyTimingInfo timing_info = info.timingArcs.at(arc);
185
        //delay_cap e slew_cap
187
        pair < Transitions < double >, Transitions < double > >
188
             cap_variation = variationByCapacitance(&timing_info,
             ref_cap, ref_slew);
189
        option_delay_cap += gateLM.at(arc).second.multiplier *
190
             cap_variation.first;
        option_slew_cap = max(option_slew_cap, cap_variation.second)
192
             ;
193
        // delay_slew
194
        Transitions < double > slew_variation = variationBySlew(&
195
             timing_info , ref_cap , ref_slew);
        option_delay_slews.push_back(slew_variation);
196
        delay_caps.push_back(option_delay_cap);
198
```

```
slew_caps.push_back(option_slew_cap);
199
        delay_slews.push_back(option_delay_slews);
200
201
    11
           Circuit_Node :: findDerivatives (lagrange_struct, ta);
202
    }
203
204
    void PO_Node:: findDerivatives (Lagrange_Struct &lagrange_struct,
205
        Timing_Analysis :: Timing_Analysis *ta)
206
    {
207
    }
208
209
    // Atualizar custo de cada op o usando power_importance*power
210
         + sum(multiplier * delay)
    void Circuit_Node :: updateCost (Lagrange_Struct & lagrange_struct ,
211
        Timing_Analysis :: Timing_Analysis *ta, double
        power_importance)
212
213
        for (size_t option = 0; option < ta > number_of_options)
             gate_index); option++)
        {
214
             assert(ta->option(gate_index, option));
215
216
             // Atualizar slew de entrada modificando os fanins na
                 mesma
             11
                  rvore
                         para a melhor op
                                             o considerando a op
218
                                                                         0
                  atual
             for (size_t fanin = 0; fanin < pred_set.size(); fanin++)
219
             ł
220
                 Circuit_Node * fanin_node = pred_set.at(fanin);
221
                 int fanin_option = fanin_node->best_options.at(
222
                      option);
                 if (ta->option(fanin_node->gate_index, fanin_option)
223
                      )
                 {
224
                      ta->update_timing_points (fanin_node->gate_index)
225
                           ;
226
                 }
             }
227
228
             ta->update_timing_points (gate_index);
229
230
             double power = ta \rightarrow liberty\_cell\_info(gate\_index, option)
231
                  .leakagePower;
             double delay = lagrange_struct.compute_weight(gate_index
232
                 ):
             double option_cost = power_importance*power + delay;
233
234
             subnodes.at(option) += option_cost;
235
        }
236
237
        assert (ta->option (gate_index, ref_option));
        ta->update_timing_points (gate_index);
238
```

```
239
        for (size_t fanin = 0; fanin < pred_set.size(); fanin++)
240
241
        {
             Circuit_Node * fanin_node = pred_set.at(fanin);
242
             if (ta->option(fanin_node->gate_index, fanin_node->
243
                 ref_option))
             {
244
                 ta->update_timing_points (fanin_node->gate_index);
245
             }
240
        }
247
248
    }
249
250
    void Fixed_Node::updateCost(Lagrange_Struct &lagrange_struct,
        Timing_Analysis :: Timing_Analysis *ta, double
        power_importance)
    {
251
        double power = ta \rightarrow liberty_cell_info(gate_index, ref_option)
252
             .leakagePower;
        double option_cost = power_importance*power +
253
             lagrange_struct.compute_weight(gate_index);
254
        subnodes.at(0) += option\_cost;
255
    }
256
257
258
       Calcular custo da aresta entre duas op
                                                     es como cap_impact
        + slew_impact
    double Circuit_Node::edgeCost(Lagrange_Struct &lagrange_struct,
259
        int option, int fanout_option, int fanout_gate, double
        delta_cap)
260
    {
        // cap_impact = delta_cap*sum(multiplier*delay_cap)
261
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(this ->
262
             gate_index);
        Transitions < double > cap_impact (0.0, 0.0);
263
        cap_impact = delta_cap * delay_caps.at(option);
264
265
        // slew_impact = multiplier * delta_cap * max(slew_caps) *
266
             delay_cap
        Transitions < double > slew_impact (0.0, 0.0);
267
        const Timing_Analysis::Timing_Net & timing_net = gateLM.back
268
             ().first ->net();
        for (unsigned fanout = 0; fanout < timing_net.fanouts_size()
269
             : fanout++)
        {
270
             const Timing_Analysis::Timing_Point * timing_point = &
271
                 timing_net.to(fanout);
             if (timing_point->gate_number() != fanout_gate && !
272
                 timing_point -> is_PO())
273
             {
                 int fanout_arc_number = timing_point->arc().
274
                      arc_number();
275
```

```
// Fanout multiplier
276
                 gate_LM & fanout_gateLM = lagrange_struct.gates_LMs.
277
                     at (timing_point -> gate_number());
                 Transitions < double > fanout_multiplier =
278
                     fanout_gateLM.at(fanout_arc_number).second.
                     multiplier;
279
                 Circuit_Node * fanout_node = fanouts.at(fanout).
280
                      first:
                 slew_impact += fanout_multiplier * delta_cap *
281
                     slew_caps.at(option) * fanout_node->delay_slews
                     . at (fanout_option). at (fanout_arc_number);
            }
282
        }
283
284
        Transitions < double > edge_cost = cap_impact + slew_impact;
285
        return edge_cost.aggregate();
286
287
288
289
    double Circuit_Node :: deltaCap(Timing_Analysis :: Timing_Analysis *
290
        ta, const Timing_Analysis :: Timing_Point *
        fanout_timing_point, int fanout_ref_option, int
        fanout_option)
291
    {
        int fanout_gate = fanout_timing_point->gate_number();
292
        LibertyCellInfo ref_info = ta->liberty_cell_info(fanout_gate
293
             , fanout_ref_option);
        LibertyCellInfo fanout_info = ta->liberty_cell_info (
294
             fanout_gate, fanout_option);
295
        // delta_cap
296
        const int pin_number = (!fanout_timing_point->is_PO()) ?
293
             fanout_timing_point -> arc (). arc_number () : -1;
        double fanout_ref_cap = ref_info.pins.at(pin_number+1).
298
             capacitance;
        double fanout_option_cap = fanout_info.pins.at(pin_number+1)
299
             . capacitance;
        return fanout_option_cap - fanout_ref_cap;
300
301
302
    bool Circuit_Node :: fanoutViolation (Lagrange_Struct &
303
        lagrange_struct, Timing_Analysis::Timing_Analysis *ta, int
        option, Circuit_Node * fanout_node, int fanout_option)
304
    ł
        ta->option(gate_index, option);
305
        ta->option(fanout_node->gate_index, fanout_option);
306
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(gate_index);
307
        bool violation = ta->has_capacitance_violations(*gateLM.back
308
             () first):
        ta->option (gate_index, ref_option);
309
        ta->option(fanout_node->gate_index, fanout_node->ref_option)
310
```

```
return violation;
311
312
313
    bool Circuit_Node :: violate (Lagrange_Struct &lagrange_struct ,
314
         Timing_Analysis :: Timing_Analysis *ta, int option)
315
    ł
        ta->option(gate_index, option);
316
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(gate_index);
317
        bool violation = ta->has_capacitance_violations(*gateLM.back
318
             ().first);
        ta->option(gate_index, ref_option);
319
320
         return violation;
    }
321
322
    bool Circuit_Node :: violateFanins (Lagrange_Struct &
323
         lagrange_struct, Timing_Analysis::Timing_Analysis *ta, int
         option)
    {
324
        ta->option(gate_index, option);
325
        bool violation = false;
326
         for (size_t fanin = 0; fanin < fanins.size(); fanin++) {
327
             Circuit_Node * fanin_node = fanins.at(fanin).first;
328
329
             if (fanin_node \rightarrow best_option == -1)
330
331
             {
                 ta->option(fanin_node->gate_index, fanin_node->
332
                      ref_option);
             }
333
334
             gate_LM & gateLM = lagrange_struct.gates_LMs.at(
335
                  fanin_node -> gate_index );
             const Timing_Analysis :: Timing_Point * fanin_timing_point
336
                   = gateLM.back().first;
337
             if (ta->has_capacitance_violations (* fanin_timing_point))
338
339
                 violation = true;
             }
340
        }
341
        ta->option(gate_index, ref_option);
342
        return violation;
343
    }
344
345
    void Circuit_Node:: propagateTo(Lagrange_Struct &lagrange_struct,
346
          Timing_Analysis :: Timing_Analysis *ta, pair < Circuit_Node *,
         const Timing_Analysis :: Timing_Point*> fanout)
    {
347
        vector<double> * fanout_options = &fanout.first->subnodes;
348
        for (size_t fanout_option = 0; fanout_option <
349
             fanout_options -> size (); fanout_option++)
        {
350
```

```
double delta_cap = deltaCap(ta, fanout.second, fanout.
351
                  first -> ref_option, fanout_option);
352
             double min_cost = std :: numeric_limits <double >::max();
353
             int min_option = ref_option;
354
355
             vector < double > fanout_costs;
356
357
             for (size_t option = 0; option < subnodes.size(); option
358
                 ++)
             {
359
                 double edge_cost = (!fanout.second->is_PO())? this
360
                      ->edgeCost(lagrange_struct, option,
                      fanout_option, fanout.first->gate_index,
                      delta_cap) : 0;
                 double cost = subnodes.at(option) + edge_cost;
361
362
                 fanout_costs.push_back(cost);
363
364
                 if (cost < min_cost && !fanoutViolation(
365
                      lagrange_struct, ta, option, fanout.first,
                      fanout_option) && !violateFanins(
                      lagrange_struct, ta, option))
                 {
366
367
                      min_cost = cost;
                      min_option = option;
368
                 }
369
             }
370
371
             fanout_options -> at (fanout_option) += min_cost;
372
             best_options.push_back(min_option);
373
374
    11
               edge_costs.push_back(fanout_costs);
375
        }
376
    }
377
378
       Calcular criticalidade como soma dos multiplicadores
    11
379
380
    double Circuit_Node :: criticality (gate_LM &gateLM)
381
        double criticality = 0;
382
        for (size_t timing_point = 0; timing_point < gateLM.size();</pre>
383
             timing_point++)
        {
384
             criticality += gateLM.at(timing_point).second.multiplier
385
                  . aggregate();
386
        return criticality;
387
    }
388
389
    // Um fanout
                      cr tico se criticality
                                                    > criticality de
390
391
    11
       todos os outros fanouts
    bool Circuit_Node :: is Critical (Lagrange_Struct & lagrange_struct,
392
```

```
const Timing_Analysis :: Timing_Point *fanout)
393
394
        gate_LM & fanout_gateLM = lagrange_struct.gates_LMs.at(
             fanout->gate_number());
        double fanout_criticality = criticality (fanout_gateLM);
395
396
         for (size_t other_fanout = 0; other_fanout < fanouts.size();
393
              other_fanout++)
        {
309
             const Timing_Analysis :: Timing_Point * other_timing_point
399
                   = fanouts.at(other_fanout).second;
             if (fanout->gate_number() != other_timing_point->
400
                 gate_number())
             {
401
                 gate_LM & other_gateLM = lagrange_struct.gates_LMs.
402
                      at ( other_timing_point -> gate_number ( ) );
                 double other_criticality = criticality (other_gateLM)
403
                      ;
404
                 if (fanout_criticality <= Dynamic_Programming::
405
                      CRITICALITY_THRESHOLD* other_criticality)
                 {
406
                      return false:
407
408
                 }
409
             }
        }
410
        return true;
411
412
413
                       o do fanout, calcular o custo propagado de
414
    11
       Para cada op
         cada
    11
       ор
             o na porta atual e propagar o melhor
415
    void Circuit_Node :: propagateCost (Lagrange_Struct &
416
         lagrange_struct, Timing_Analysis :: Timing_Analysis *ta,
         Greedy_Heuristic * gh, double power_importance)
    {
417
        // Se n o existe fanout na mesma
                                                rvore
                                                     , come a a
418
             escolher as op
                                e s
         if (!next_cell.first)
419
        {
420
             chooseOption(lagrange_struct, ta);
421
         }
          else
422
        {
423
             // Propaga para fanout na mesma
                                                         e predetermina
424
                                                  rvore
                 os outros
             for (size_t fanout = 0; fanout < fanouts.size(); fanout
425
                 ++)
             {
426
                 Circuit_Node * fanout_node = fanouts.at(fanout).
427
                      first:
428
                 gate_LM & fanout_gateLM = lagrange_struct.gates_LMs.
                      at (fanout_node -> gate_index);
```

```
if (fanout_node->gate_index != next_cell.first->
429
                      gate_index && !fanout_gateLM.front().first ->
                      is_PO()
                 {
430
                      // Predeterminar op
431
                                               0
    11
                        int best_option = gh->bestGreedyOption(
432
        lagrange_struct, fanout_node->gate_index, power_importance)
                      int best_option = fanout_node -> bestGreedyOption(
433
                          lagrange_struct, ta, power_importance);
                      ta->option (fanout_node->gate_index, best_option)
434
435
                      for (size_t fanin = 0; fanin < fanout_node ->
436
                          fanins.size(); fanin++)
                      {
437
                          Circuit_Node * fanin_node = fanout_node ->
438
                               fanins.at(fanin).first;
                          ta->update_timing_points (fanin_node->
439
                               gate_index);
                      }
440
                      ta->update_timing_points (fanout_node->gate_index
441
                          );
                 }
442
             }
443
444
             propagateTo(lagrange_struct, ta, next_cell);
445
        }
446
447
448
    void PI_Node :: propagateCost (Lagrange_Struct &lagrange_struct ,
449
        Timing_Analysis :: Timing_Analysis *ta, Greedy_Heuristic * gh
         , double power_importance)
450
        if (! visited)
451
        {
452
             for (size_t fanout = 0; fanout < fanouts.size(); fanout
453
                 ++)
             {
454
                 pair < Circuit_Node *, const Timing_Analysis ::
455
                      Timing_Point*> fanout_pair = fanouts.at(fanout)
                 propagateTo(lagrange_struct, ta, fanout_pair);
456
             }
457
    11
               edge_costs.clear();
458
459
             visited = true;
460
        }
461
    }
462
463
    void PO_Node:: propagateCost(Lagrange_Struct & lagrange_struct,
464
        Timing_Analysis :: Timing_Analysis *ta, Greedy_Heuristic * gh
```

```
, double power_importance)
465
        chooseOption(lagrange_struct, ta);
466
    }
46
468
       Escolher a melhor op
                                 o de acordo com a melhor op
    11
                                                                    0
                                                                      do
469
         fanout
    // Se n o tiver fanout, escolher a op
                                                  o de menor custo
470
    bool Circuit_Node :: chooseOption (Lagrange_Struct &
471
         lagrange_struct, Timing_Analysis :: Timing_Analysis * ta)
472
    ł
        if (next_cell.first)
473
474
        {
             // Escolher op
                                o baseado na op
                                                     o do fanout
475
             int fanout_option = next_cell.first -> best_option;
476
             best_option = best_options.at(fanout_option);
477
478
    11
               vector<double> fanout_costs = edge_costs.at(
479
         fanout_option);
    11
               double min_cost = std::numeric_limits <double >::max();
480
    11
               best_option = ref_option;
481
    11
               for (size_t option = 0; option < fanout_costs.size();
482
         option++)
    11
483
    11
                    double cost = fanout_costs.at(option);
484
    11
                    if (cost < min_cost && !violateFanins(
485
         lagrange_struct, ta, option) && !violate(lagrange_struct,
         ta, option))
    11
486
    11
                        min_cost = cost:
487
    11
                        best_option = option;
488
    11
489
    11
490
491
    11
               bool violation:
492
    11
               if (min_cost == std::numeric_limits <double >::max())
493
    11
494
495
    11
                   gate_LM & gateLM = lagrange_struct.gates_LMs.at(
         gate_index);
    11
                    violation = ta->has_capacitance_violations (*gateLM
496
         .front().first);
497
    11
                    for (size_t option = 0; option < fanout_costs.size
498
         (); option++)
    11
400
    11
                        double cost = fanout_costs.at(option);
500
    11
                        bool violate_fanins = violateFanins(
501
         lagrange_struct, ta, option);
    11
                        bool violates = violate(lagrange_struct, ta,
502
         option);
    11
                        if (cost < min_cost && !violateFanins(
503
         lagrange_struct, ta, option) && !violate(lagrange_struct,
```
```
ta, option))
    11
504
    11
505
                             min_cost = cost:
    11
                             best_option = option;
506
    11
                        }
507
    11
                    }
508
    11
               }
509
        }
          else
510
        ł
511
             // Escolher op o com custo m nimo
512
             double min_cost = std :: numeric_limits <double >::max();
513
             best_option = ref_option;
514
             for (size_t option = 0; option < subnodes.size(); option
515
                  ++)
             {
516
                  if (subnodes.at(option) < min_cost && !violateFanins
517
                      (lagrange_struct, ta, option) && !violate(
                       lagrange_struct, ta, option))
                  {
518
                      min_cost = subnodes.at(option);
519
                      best_option = option;
520
                 }
521
             }
522
523
             bool violation:
524
             if (min_cost == std::numeric_limits <double >::max())
525
             {
526
                 gate_LM & gateLM = lagrange_struct.gates_LMs.at(
527
                       gate_index);
                  violation = ta->has_capacitance_violations (*gateLM.
528
                      front().first);
             }
529
        }
530
531
        assert(ta->option(gate_index, best_option));
532
        ta->update_timing_points (gate_index);
533
534
535
        // Escolher op
                            es dos fanins
        for (size_t fanin = 0; fanin < pred_set.size(); fanin++)
536
        {
537
             Circuit_Node * fanin_node = pred_set.at(fanin);
538
             fanin_node -> chooseOption (lagrange_struct, ta);
539
540
        }
541
        return best_option != ref_option;
542
    }
543
544
    bool PI_Node :: chooseOption (Lagrange_Struct &lagrange_struct ,
545
        Timing_Analysis :: Timing_Analysis *ta)
546
547
        return false;
    }
548
```

```
549
    bool PO_Node :: chooseOption (Lagrange_Struct & lagrange_struct ,
550
         Timing_Analysis :: Timing_Analysis *ta)
    {
551
         best_option = ref_option;
552
         for (size_t fanin = 0; fanin < pred_set.size(); fanin++)</pre>
553
554
         ł
             Circuit_Node * fanin_node = pred_set.at(fanin);
554
             fanin_node -> chooseOption (lagrange_struct, ta);
550
         }
557
558
         return false:
559
560
    }
561
    void Circuit_Node :: connect (Circuit_Node * fanout_node, const
562
         Timing_Analysis :: Timing_Point * timing_point)
    {
563
         fanouts.push_back(pair<Circuit_Node*, const Timing_Analysis
564
              :: Timing_Point*>(fanout_node, timing_point));
         fanout_node -> fanins.push_back(pair < Circuit_Node *, const
565
             Timing_Analysis::Timing_Point*>(this, timing_point));
    }
566
567
    void Circuit_Node :: resetNode (Timing_Analysis :: Timing_Analysis *
568
         ta)
    {
569
         subnodes.clear();
570
         for (size_t option = 0; option < ta->number_of_options(
571
             gate_index); option++)
572
         {
             subnodes.push_back(0);
573
         }
574
575
         next_cell = pair < Circuit_Node *, Timing_Analysis ::
576
             Timing_Point*>(NULL, NULL);
         pred_set.clear();
577
         ref_option = ta->option(gate_index).option_index();
578
579
         best_option = -1;
         best_options.clear();
580
    11
           edge_costs.clear();
581
         delay_caps.clear();
582
         delay_slews.clear();
583
         slew_caps.clear();
584
585
586
    void Fixed_Node :: resetNode (Timing_Analysis :: Timing_Analysis *ta)
587
588
    ł
         Circuit_Node :: resetNode (ta);
589
590
         subnodes.clear();
591
592
         subnodes.push_back(0);
    }
593
```

```
594
    void PI_Node :: resetNode (Timing_Analysis :: Timing_Analysis *ta)
595
596
         Fixed_Node :: resetNode (ta);
597
598
         visited = false:
599
600
    ł
601
    bool Circuit_Node :: connectTree (Lagrange_Struct & lagrange_struct)
602
    {
603
         // Definir next_cell
604
         if (fanouts, size() > 1)
605
606
         {
              for (size_t fanout = 0; fanout < fanouts.size(); fanout
607
                  ++)
             {
608
                  if (isCritical(lagrange_struct, fanouts.at(fanout).
609
                       second))
                  {
610
                       next_cell = fanouts.at(fanout);
611
                       next_cell.first ->pred_set.push_back(this);
612
                       return true;
613
                  }
614
              }
615
           else
         }
616
617
              next_cell = fanouts.at(0);
618
              next_cell.first ->pred_set.push_back(this);
619
              return true:
620
621
         return false;
622
    }
623
624
625
    bool PI_Node::connectTree(Lagrange_Struct & lagrange_struct)
626
    ł
         for (size_t fanout = 0; fanout < fanouts.size(); fanout++)
627
         ł
628
629
              fanouts.at(fanout).first -> pred_set.push_back(this);
630
         return true;
631
    }
632
633
    bool PO_Node::connectTree(Lagrange_Struct & lagrange_struct)
634
635
         return false:
636
    }
637
638
    vector <Circuit_Node *> Circuit_Node :: buildTree (vector <
639
         Circuit_Node*> tree)
640
    {
         for (size_t pred_node = 0; pred_node < pred_set.size();</pre>
641
              pred_node++)
```

```
{
642
             tree = pred_set.at(pred_node)->buildTree(tree);
643
644
           (find(tree.begin(), tree.end(), this) == tree.end())
645
         i f
        {
646
             tree.push_back(this);
647
        }
648
         return tree;
649
650
    }
651
        Circuit_Node :: bestGreedyOption (Lagrange_Struct &
652
    int
         lagrange_struct, Timing_Analysis :: Timing_Analysis * ta,
         double power_importance)
    {
653
         int i = gate_index;
654
        gate_LM & gateLM = lagrange_struct.gates_LMs.at(i);
655
656
        double best_cost = std :: numeric_limits <double >:: max();
653
        int best_option = ta->option(i).option_index();
658
659
        for (unsigned j = 0; j < ta > number_of_options(i); j++) //
660
             options
        {
661
             double cost = 0.0 f;
662
             assert(ta->option(i, j)); //updates fanins output load
663
             bool violation = false;
664
665
             for (unsigned k = 0; k < gateLM.size() - 1; k++) //
666
                  fanins
             {
667
                 const Timing_Analysis :: Timing_Point &
668
                      fanin_timing_point = gateLM.at(k).first \rightarrow net().
                      from():
                 ta->update_timing_points (fanin_timing_point.
669
                      gate_number()); //todo interpolador
                 cost += lagrange_struct.compute_weight(
670
                      fanin_timing_point.gate_number());
671
             }
672
             ta->update_timing_points(i);
673
             cost += lagrange_struct.compute_weight(i);
674
             cost += ta->liberty_cell_info(i).leakagePower *
                  power_importance;
676
             const Timing_Analysis :: Timing_Net & timing_net = gateLM.
677
                 back().first ->net();
             for (unsigned k = 0; k < timing_net.fanouts_size(); k++)
678
                   // fanouts
679
             {
                 const Timing_Analysis :: Timing_Point *
680
                      fanout_timing_point = &timing_net.to(k);
                 if (fanout_timing_point->is_input_pin()) //only
681
```

```
combinational fanouts are evaluated
                   {
682
                        Transitions <double> weight (0.0 f, 0.0 f);
683
                       Transitions < double > delay = ta >
684
                             calculate_timing_arc_delay (
                             fanout_timing_point -> arc(),
                             fanout_timing_point -> slew(),
                             fanout_timing_point -> arc().to().ceff());
                       gate_LM & lm = lagrange_struct.gates_LMs.at(
685
                             fanout_timing_point -> gate_number());
                        weight = delay * lm.at(fanout_timing_point->arc
686
                             ().arc_number()).second.multiplier;
687
                       cost += weight.aggregate();
                  }
688
              }
689
              // \operatorname{cout} \ll \operatorname{cost} \ll \operatorname{endl};
690
691
              violation = violateFanins(lagrange_struct, ta, j) ||
692
                   violate(lagrange_struct, ta, j);
              if
                 ((cost < best_cost) && !violation)
693
              {
694
                   best_cost = cost;
695
                   best_option = j;
606
              }
697
698
         }
699
         return best_option;
700
701
702
703
```

Listing B.9 – circuit_node.cpp

```
#ifndef IJRR_NODE_H
1
   #define IJRR_NODE_H
2
3
   #include <map>
4
5
   #include "circuit_node.h"
6
7
   namespace Optimization {
8
9
   struct Solution
10
   {
11
       double input_capacitance;
       double obj_function;
13
       map<int, double> fanout_obj;
14
       int option;
15
       map<int, int> fanout_options;
16
17
       Solution (double input_capacitance = 0.0, double obj_function
18
             = 0.0, int option = 0) : input_capacitance(
```

```
input_capacitance), obj_function(obj_function), option(
            option), fanout_obj(), fanout_options()
19
        {
20
        }
21
22
        Solution (double input_capacitance, double obj_function, map<
23
            int, double>fanout_obj, int option, map<int, int>
            fanout_options) :
            input_capacitance(input_capacitance), obj_function(
24
                 obj_function), fanout_obj(fanout_obj), option(
                 option), fanout_options(fanout_options) {}
   };
25
26
   class IJRR_Node : public Circuit_Node
27
28
   public:
29
       IJRR_Node(Timing_Analysis::Timing_Analysis * ta, size_t
30
            gate_index) :
            Circuit_Node(ta, gate_index)
31
        {
32
            for (size_t option = 0; option < ta \rightarrow number_of_options)
33
                 gate_index); option++)
34
            {
                options.push_back(option);
35
            }
36
       }
37
38
        virtual void updateCost(Lagrange_Struct & lagrange_struct,
39
            Timing_Analysis :: Timing_Analysis * ta, double
            power_importance, int iteration);
        bool chooseOption (Lagrange_Struct & lagrange_struct,
40
            Timing_Analysis :: Timing_Analysis *ta);
41
        pair<int, double> bestSolution (Lagrange_Struct &
            lagrange_struct, Timing_Analysis :: Timing_Analysis *ta,
            vector < Solution > fanout_solutions, int option, int
            iteration);
42
        vector <Solution > mergeFanouts (Lagrange_Struct &
            lagrange_struct, Timing_Analysis :: Timing_Analysis * ta,
             int iterations);
        vector<Solution> pruneSolutions(vector<Solution> solutions);
43
        void updateOptions();
44
45
   private:
46
        bool newOption(int option);
47
        double slack (Lagrange_Struct & lagrange_struct,
48
            Timing_Analysis:: Timing_Analysis* ta, int gate_index,
            int option);
49
   protected:
50
51
        vector < Solution > solutions;
        Solution best_solution;
52
```

```
vector <int> options;
53
        vector <int> used_options;
54
55
   };
56
   class IJRR_Fixed_Node : public IJRR_Node
57
58
   ł
   public:
59
        IJRR_Fixed_Node(Timing_Analysis::Timing_Analysis * ta,
60
            size_t gate_index) :
            IJRR_Node(ta, gate_index)
61
        {}
62
63
        void updateCost(Lagrange_Struct & lagrange_struct,
64
            Timing_Analysis :: Timing_Analysis * ta, double
            power_importance, int iteration);
        bool chooseOption (Lagrange_Struct & lagrange_struct,
65
            Timing_Analysis :: Timing_Analysis *ta);
   };
66
67
68
   }
69
   #endif // IJRR_NODE H
70
```

Listing B.10 – ijrr_node.h

```
#include "include/ijrr_node.h"
1
2
   namespace Optimization {
3
4
   bool IJRR_Node::newOption(int option)
5
6
        for (size_t used_option = 0; used_option < used_options.size
7
            (); used_option++)
        {
8
            if (used_options.at(used_option)==option) {
9
10
                return false;
11
            }
12
        return true;
13
   }
14
15
   bool IJRR_Node:: chooseOption (Lagrange_Struct & lagrange_struct,
16
        Timing_Analysis :: Timing_Analysis *ta)
   {
        int ref_option = ta->option(gate_index).option_index();
18
19
        best_option = ref_option;
20
        double min_cost = numeric_limits <double >:: max();
21
        for (size_t solution = 0; solution < solutions.size();
22
            solution++)
        {
23
            int option = solutions.at(solution).option;
24
```

26

27 28

29

30

31

32

33

35

36

37

38

39 40

41

42

43

44

45

46

47

48

49

50 51

52

53 54

55

56

57 58

59

60

61

62 63

64 65 66

```
if (!violateFanins(lagrange_struct, ta, option) && !
             violate (lagrange_struct, ta, option))
        {
            assert(ta->option(gate_index, option));
            double fanin_cost = 0:
            for (size_t fanin = 0; fanin < fanins.size(); fanin
                 ++)
            {
                Circuit_Node * fanin_node = fanins.at(fanin).
                     first:
                ta->update_timing_points (fanin_node->gate_index)
                double delay = lagrange_struct.compute_weight(
                     fanin_node -> gate_index );
                double leakage = ta->liberty_cell_info(
                     fanin_node -> gate_index , fanin_node ->
                     best_option).leakagePower;
                 fanin_cost += delay + leakage;
            }
            double cost = solutions.at(solution).obj_function +
                 fanin_cost;
            if (cost < min_cost)
            {
                 min_cost = cost;
                 best_option = option;
                 best_solution = cost;
            }
        }
    }
    assert(ta->option(gate_index, best_option));
    for (size_t fanin = 0; fanin < fanins.size(); fanin++)
    {
        Circuit_Node * fanin_node = fanins.at(fanin).first;
        ta->update_timing_points (fanin_node->gate_index);
    }
    i f
        (newOption(best_option))
    {
        used_options.push_back(best_option);
    }
    return best_option != ref_option;
bool IJRR_Fixed_Node :: chooseOption (Lagrange_Struct &
    lagrange_struct, Timing_Analysis :: Timing_Analysis *ta)
```

```
| {
68
        best_option = ta->option(gate_index).option_index();
69
70
        return false;
71
72
    void IJRR_Node::updateOptions()
73
74
        options = used_options;
75
76
77
    vector<Solution> IJRR_Node:: pruneSolutions (vector<Solution>
78
         solutions)
79
        vector < Solution > pruned;
80
        for (size_t solution1 = 0; solution1 < solutions.size();</pre>
81
             solution1++)
        {
82
             bool inferior = false;
83
             for (size_t solution 2 = 0; solution 2 < solutions.size();
84
                   solution2++)
             {
85
                 Solution solution1_struct = solutions.at(solution1);
86
                 Solution solution2_struct = solutions.at(solution2);
87
                 if (solution1_struct.input_capacitance >=
88
                      solution2_struct.input_capacitance &&
                           solution1_struct.obj_function >=
89
                               solution2_struct.obj_function &&
                          solution1 = solution2)
90
                 {
91
                      inferior = true:
92
                      break:
93
                 }
94
95
             }
96
             i f
                (! inferior)
             {
97
                 pruned.push_back(solutions.at(solution1));
98
             }
99
100
        }
101
        return pruned;
102
    }
103
104
    vector < Solution > IJRR_Node :: mergeFanouts (Lagrange_Struct &
105
         lagrange_struct, Timing_Analysis :: Timing_Analysis * ta, int
          iteration)
    {
106
        // Merge all fanouts by adding their input capacitance and
107
             objective function
        vector < Solution > merged;
108
        for (size_t fanout = 0; fanout < fanouts.size(); fanout++)
109
110
        {
             IJRR_Node * fanout_node = (IJRR_Node*) fanouts.at(fanout)
111
```

```
. first:
             if (merged.empty())
112
113
             ł
                 if (fanout_node -> fanins.size() == 1 || iteration ==
114
                      (0)
                 {
115
                      for (size_t solution = 0; solution < fanout_node
116
                           ->solutions.size(); solution++)
                      {
117
                           Solution fanout_solution = fanout_node ->
118
                               solutions.at(solution);
                           map<int, int> options:
119
                           options [fanout_node -> gate_index ] =
120
                                fanout_solution.option;
                           fanout_solution.fanout_options = options;
121
                           fanout_solution.fanout_obj.clear();
                           fanout_solution.fanout_obj[fanout_node ->
123
                               gate_index] = fanout_solution.
                               obj_function;
                           merged.push_back(fanout_solution);
124
                      }
125
                   else
126
                 ł
                      Solution fanout_solution = fanout_node ->
128
                           best_solution;
                      map<int, int> options;
129
                      options[fanout_node \rightarrow gate_index] =
130
                           fanout_solution.option;
                      fanout_solution.fanout_options = options;
131
                      fanout_solution.fanout_obj.clear();
                      fanout_solution . fanout_obj [ fanout_node ->
133
                           gate_index] = fanout_solution.obj_function;
                      merged.push_back(fanout_solution);
134
                 }
135
             } else
136
             {
                 vector < Solution > new_merged;
138
                 for (size_t solution = 0; solution < merged.size();
139
                      solution++)
                 {
140
                      if (fanout_node -> fanins.size() == 1 || iteration
141
                            == 0)
                      {
142
                           for (size_t solution2 = 0; solution2 <
143
                               fanout_node -> solutions . size ();
                               solution2++)
                           {
144
                               Solution fanout_solution = fanout_node ->
145
                                    solutions.at(solution2);
                               Solution old_solution = merged.at(
146
                                    solution);
147
```

148	double obj_function = old_solution.
	obj_function + fanout_solution.
	obj_Iunction;
149	ald solution famout obj
150	fanout obilfanout node->gate index] =
	fanout_solution . obi_function :
151	
152	for (map <int, double="">::iterator</int,>
	fanout_iterator = fanout_solution.
	fanout_obj.begin(); fanout_iterator
	!= fanout_solution.fanout_obj.end
	(); fanout_iterator++)
153	int fanout gate - fanout iterator->
134	first :
155	map <int, double="">:: iterator</int,>
	old_solution_iterator =
	old_solution . fanout_obj . find (
	fanout_gate);
156	if (old_solution_iterator !=
	old_solution.fanout_obj.end())
157	[// Remover custo do nodo com
158	menor multiplicador
159	gate_LM & fanout_gateLM =
İ	lagrange_struct.gates_LMs.
	at(fanout_node->gate_index)
160	for (maximum cint = raise;)
101	fanout_opt_iterator =
	old_solution . fanout_options
	. begin ();
	fanout_opt_iterator !=
	old_solution.fanout_options
	.end(); fanout_opt_iterator
162	(TT)
163	gate_LM & old_gateLM =
	lagrange_struct.
	gates_LMs . at (
	fanout_opt_iterator ->
	first);
164	double criticality $=$
	· · · · · · · · · · · · · · · · · · ·
165	double criticality2 =
	criticality (
	fanout_gateLM);
166	
167	if (criticality2 >

```
154
```

169

170

173

174 175

176

177

178

179

180

181

182 183

184

185

180

187

188

189

190

191

192 193

194

195

196

193

198

```
criticality1)
                     {
                         critical = true;
                         break:
                     }
                }
                 if (!critical)
                {
                     obj_function -=
                         fanout_iterator -> second
                }
                   else
                {
                     obj_function -=
                         old_solution_iterator ->
                         second:
                }
            }
        }
        Solution new_solution(old_solution.
             input_capacitance + fanout_solution
             .input_capacitance, obj_function,
             fanout_obj, old_solution.option,
             old_solution.fanout_options);
        new_solution.fanout_options[fanout_node
            ->gate_index] = fanout_solution.
            option;
        new_merged.push_back(new_solution);
    }
}
 else
ł
    Solution fanout_solution = fanout_node ->
        best_solution:
    Solution old_solution = merged.at(solution);
    double obj_function = old_solution.
        obj_function + fanout_solution.
        obj_function;
    map<int, double> fanout_obj = old_solution.
        fanout_obj;
    fanout_obj[fanout_node->gate_index] =
        fanout_solution.obj_function;
    for (map<int, double >:: iterator
        fanout_iterator = fanout_solution.
        fanout_obj.begin(); fanout_iterator !=
        fanout_solution.fanout_obj.end();
        fanout_iterator++)
    {
```

```
int fanout_gate = fanout_iterator -> first
200
201
                               if (old_solution.fanout_obj.find(
                                   fanout_gate) != old_solution.
                                   fanout_obj.end())
                               {
202
                                   obj_function -= fanout_iterator ->
203
                                        second:
                               }
204
                          }
205
206
                          Solution new_solution(old_solution.
207
                               input_capacitance + fanout_solution.
                               input_capacitance, obj_function,
                               fanout_obj, old_solution.option,
                               old_solution.fanout_options);
                          new_solution.fanout_options[fanout_node->
208
                               gate_index] = fanout_solution.option;
209
                          new_merged.push_back(new_solution);
210
                      }
211
                 }
212
                 merged = new_merged;
213
             }
214
215
             // Prune solutions
216
             merged = pruneSolutions (merged);
217
218
        }
219
        return merged;
220
    }
221
    pair<int, double> IJRR_Node:: bestSolution(Lagrange_Struct &
223
         lagrange_struct, Timing_Analysis :: Timing_Analysis *ta,
        vector < Solution > fanout_solutions, int option, int
         iteration)
224
    ł
225
        int \min_{s} = 0;
        double min_cost = numeric_limits <double >::max();
226
227
        vector <int> fanout_ref_options;
228
        fanout_ref_options.resize(fanouts.size());
229
230
        for (size_t solution = 0; solution < fanout_solutions.size()</pre>
231
             ; solution++)
        {
232
             Solution solution_struct = fanout_solutions.at(solution)
233
             double obj_function = solution_struct.obj_function;
234
235
             for (size_t fanout = 0; fanout < fanouts.size(); fanout
236
                 ++)
```

```
{
237
                 Circuit_Node * fanout_node = fanouts.at(fanout).
238
                      first:
                  fanout_ref_options.at(fanout) = ta \rightarrow option(
239
                      fanout_node -> gate_index ).option_index ();
                 const Timing_Analysis :: Timing_Point *
240
                      fanout_timing_point = fanouts.at(fanout).second
                      ;
241
                 if (!fanout_timing_point->is_PO() && (fanout_node->
242
                      fanins.size()==1 || iteration==0))
                 {
243
244
                      assert (ta->option (fanout_node->gate_index,
                           solution_struct.fanout_options[fanout_node
                          ->gate_index ]));
                      ta->update_timing_points (gate_index);
245
                 }
246
             }
247
248
             double delay = lagrange_struct.compute_weight(gate_index
249
                 );
250
             double cost = obj_function + delay;
251
             if (cost < min_cost && !violate(lagrange_struct, ta,
2.52
                  option))
             {
253
                 min_solution = solution;
254
                 min_cost = cost:
255
             }
256
257
             for (size_t fanout = 0; fanout < fanouts.size(); fanout
258
                 ++)
             {
259
260
                 Circuit_Node * fanout_node = fanouts.at(fanout).
                      first:
                 const Timing_Analysis :: Timing_Point *
261
                      fanout_timing_point = fanouts.at(fanout).second
                 if (!fanout_timing_point->is_PO() && (fanout_node->
262
                      fanins.size()==1 || iteration ==0))
                 {
263
                      assert (ta->option (fanout_node->gate_index,
264
                           fanout_ref_options.at(fanout)));
                      ta->update_timing_points (gate_index);
265
                 }
266
             }
267
        }
268
269
270
        return pair <int, double >(min_solution, min_cost);
271
272
    void IJRR_Node::updateCost(Lagrange_Struct & lagrange_struct,
273
```

```
Timing_Analysis :: Timing_Analysis *ta, double
        power_importance, int iteration)
274
        solutions.clear();
275
276
        int ref_option = ta->option(gate_index).option_index();
277
278
        vector < Solution > fanout_solutions = mergeFanouts(
279
             lagrange_struct, ta, iteration);
280
        for (size_t option_index = 0; option_index < options.size();
281
              option_index++)
        {
282
             int option = options.at(option_index);
283
284
             assert(ta->option(gate_index, option));
285
            ta->update_timing_points (gate_index);
286
287
             pair<int, double> best_solution = bestSolution(
288
                 lagrange_struct, ta, fanout_solutions, option,
                 iteration);
            double leakage = ta->liberty_cell_info(gate_index,
289
                 option).leakagePower*power_importance;
290
291
            double input_capacitance = inputCapacitance(ta, option);
            map<int, int> fanout_options = fanout_solutions.at(
292
                 best_solution.first).fanout_options;
            map<int, double> fanout_obj = fanout_solutions.at(
293
                 best_solution.first).fanout_obj;
             Solution option_solution(input_capacitance,
294
                 best_solution.second + leakage, fanout_obj, option,
                  fanout_options);
295
             solutions.push_back(option_solution);
296
        }
297
        solutions = pruneSolutions(solutions);
298
299
300
        assert (ta->option (gate_index, ref_option));
301
302
    void IJRR_Fixed_Node :: updateCost (Lagrange_Struct &
303
        lagrange_struct, Timing_Analysis :: Timing_Analysis *ta,
        double power_importance, int iteration)
304
        solutions.clear();
305
306
        double leakage = ta \rightarrow liberty cell_info(gate_index).
307
             leakagePower*power_importance;
        double delay = lagrange_struct.compute_weight(gate_index);
308
        double input_capacitance = inputCapacitance(ta, ta->option(
309
             gate_index ) . option_index () );
        int ref_option = ta->option(gate_index).option_index();
310
```

```
311
312
313
314
315
314
315
316
31
Solution solution(input_capacitance, leakage + delay,
ref_option);
313
solutions.push_back(solution);
314
315
316
316
3
```

Listing B.11 – ijrr_node.cpp

```
#include <iostream>
1
   #include <stdlib.h>
2
   #include <time.h>
3
4
   #include "parser.h"
5
   #include "configuration.h"
6
   #include "ispd_circuit.h"
7
   #include "circuit.h"
8
9
   using namespace std;
10
11
   int main(int argc, char * argv[])
   {
13
        if (argc < 4)
14
        ł
15
            cout << "Usage:" << argv[0] << " <ispd_root> <
16
                ispd_benchmark> <benchmark> <cycle_percentage>" <<
                 endl;
            return -1:
       }
18
19
        if (argc == 5)
20
        {
21
            Defines :: CYCLES_PERCENTAGE = atof(argv[4]);
22
        }
23
24
        srand(time(NULL));
25
26
        VerilogParser vp;
27
        LibertyParser lp;
28
        SpefParser sp;
29
30
        SDCParser dcp;
31
        string ispd_root = argv[1];
32
        string ispd_benchmark = argv[2];
33
        string ispd_library_file = ispd_root + "/lib/contest.lib";
34
        string ispd_verilog_file = ispd_root + "/" + ispd_benchmark
35
            + "/" + ispd_benchmark + ".v";
        string ispd_spef_file = ispd_root + "/" + ispd_benchmark + "
36
            /" + ispd_benchmark + ".spef";
        string ispd_sdc_file = ispd_root + "/" + ispd_benchmark +
37
            " + ispd_benchmark + ".sdc";
```

```
38
       const LibertyLibrary library = lp.readFile(ispd_library_file
39
            );
       const Circuit_Netlist netlist = vp.readFile(
40
            ispd_verilog_file);
       const Parasitics parasitics = sp.readFile(ispd_spef_file);
41
       const Design_Constraints constraints = dcp.readFile(
42
            ispd_sdc_file);
43
       Timing_Analysis :: Timing_Analysis ta (netlist, & library, &
44
            parasitics, &constraints);
45
46
       ISPD_Circuit ispd_circuit(&ta);
       Circuit_Parameters parameters = ispd_circuit.
47
            extractParameters(&ta);
48
       cout << "Extracted ISPD circuit: " << ispd_benchmark << endl
49
       cout << "Maximum depth: " << parameters._maximum_depth <<
50
            endl:
       cout << "Cells with fanin=1: " << parameters._gates_fanin.at
51
            (0) \ll \text{endl};
       cout << "Cells with fanin=2: " << parameters._gates_fanin.at
52
            (1) \ll \text{endl};
       cout << "Cells with fanin=3: " << parameters._gates_fanin.at
53
            (2) \ll endl;
       cout << "Total number of cells: " << parameters._gates_fanin
54
            . at (0) + parameters. _gates_fanin. at (1) + parameters.
            _gates_fanin.at(2) << endl;
       cout << "Number of cycles: " << parameters._cycles << endl;
55
       cout << endl;
56
57
       Circuit circuit (parameters);
58
59
       string benchmark = argv[3];
60
61
       vector <int > circuit_fanins = circuit.gatesFanin();
62
       cout << "Generated circuit: " << benchmark << endl;
63
       cout << "Maximum depth: " << circuit.maximum_depth() << endl
64
       cout << "Cells with fanin=1: " << circuit_fanins.at(0) <<
65
            endl;
       cout << "Cells with fanin=2: " << circuit_fanins.at(1) <<
66
            endl;
       cout << "Cells with fanin=3: " << circuit_fanins.at(2) <<
67
            endl:
       cout << "Total number of cells: " << circuit_fanins.at(0) +
68
            circuit_fanins.at(1) + circuit_fanins.at(2) << endl;
       cout << "Number of cycles: " << circuit.number_cycles() <<
69
            endl:
70
       cout \ll endl;
71
```

```
ofstream netlist_file;
72
        string netlist_filename = "../benchmarks/" + benchmark +
73
        netlist_file.open(netlist_filename.c_str(), ios_base::out);
74
        circuit.writeNetlist(netlist_file);
75
        netlist_file.close():
76
77
        ofstream spef_file;
78
        string spef_filename = "../benchmarks/" + benchmark + ".spef
79
            ";
        spef_file.open(spef_filename.c_str(), ios_base::out);
80
        circuit.writeSpef(spef_file);
81
        spef_file.close();
82
83
        ofstream sdc file:
84
        string sdc_filename = "../benchmarks/" + benchmark + ".sdc";
85
        sdc_file.open(sdc_filename.c_str(), ios_base::out);
86
        circuit.writeSdc(sdc_file);
87
        sdc_file.close():
88
   }
89
```

Listing B.12 – main.cpp

```
#ifndef ISPDCIRCUIT_H
1
   #define ISPDCIRCUIT_H
2
3
   #include <vector>
4
   #include <set>
5
6
   #include "timing_analysis.h"
7
   #include "circuit_parameters.h"
8
   #include "pi_cell.h"
9
   #include "po_cell.h"
10
11
   using namespace std;
13
   typedef vector <int > Gate;
14
15
   class ISPD_Circuit
16
   public:
18
        ISPD_Circuit (Timing_Analysis :: Timing_Analysis * ta);
19
20
        void connectFanins(Gate gate, Cell * cell, Timing_Analysis::
21
             Timing_Analysis * ta);
22
        Circuit_Parameters extractParameters (Timing_Analysis ::
23
             Timing_Analysis * ta);
24
25
   private:
        vector <Gate> _gates;
26
        vector <Cell*> _cells;
27
```

Listing B.13 - ispd_circuit.h

```
#include "ispd_circuit.h"
1
2
   ISPD_Circuit :: ISPD_Circuit (Timing_Analysis :: Timing_Analysis * ta
3
        )
4
        _gates.reserve(ta->number_of_gates());
5
        Gate gate;
6
        for (size_t timing_point_index = 0; timing_point_index < ta
7
            ->timing_points_size(); timing_point_index++)
8
        {
            const Timing_Analysis :: Timing_Point & timing_point = ta
g
                 ->timing_point(timing_point_index);
            gate.push_back(timing_point_index);
10
11
            if (timing_point.is_output_pin() || timing_point.is_PI()
                  || timing_point.is_PO())
            {
                 int id = _gates.size();
13
                 Cell * cell;
14
                 if (timing_point.is_PI())
15
                 {
16
                     _number_pis++;
17
                     cell = new PI_Cell(id);
18
                   else if (timing_point.is_PO())
19
                 }
                 {
20
21
                     _number_pos++;
                     cell = new PO_Cell(id);
22
23
                     connectFanins(gate, cell, ta);
24
                 }
                   else
25
                 {
                     int number_fanins = gate.size() -1;
26
                     cell = new Cell(id, number_fanins);
27
                     connectFanins(gate, cell, ta);
28
                 }
29
                 _gates.push_back(gate);
30
                 gate.clear();
31
                 _cells.push_back(cell);
32
            }
33
        }
34
35
36
   void ISPD_Circuit::connectFanins(Gate gate, Cell * cell,
37
        Timing_Analysis :: Timing_Analysis *ta)
38
```

```
for (int fanin_index = 0; fanin_index < cell->number_fanins
39
            (); fanin_index++)
40
        {
            const Timing_Analysis :: Timing_Point & input_timing_point
41
                 = ta->timing_point(gate.at(fanin_index));
            const Timing_Analysis :: Timing_Point & fanin_timing_point
42
                 = input_timing_point.net().from();
            int fanin_gate_index = fanin_timing_point.gate_number();
43
            Cell * fanin_cell = _cells.at(fanin_gate_index);
44
            fanin_cell -> connect (cell);
45
       }
46
47
   }
48
   Circuit_Parameters ISPD_Circuit :: extractParameters (
49
        Timing_Analysis :: Timing_Analysis *ta)
   {
50
        // Para calcular o maximum_depth, faz uma busca em largura
51
                  visitar todas as portas
            a t
        // e salva o n mero de itera
                                         e s
52
        int maximum_depth = 0;
53
        set <int > visited_gates;
54
        set <int> border_gates;
55
        for (int gate_index = 0; gate_index < _number_pis;
56
            gate_index++)
57
        {
            border_gates.insert(gate_index);
58
        }
59
        while (visited_gates.size() < _gates.size())
60
        ł
61
            set <int > new_border:
62
            for (set<int>::iterator border_iterator = border_gates.
63
                begin(); border_iterator != border_gates.end();
                 border_iterator++)
            {
64
                int gate_index = *border_iterator;
65
                visited_gates.insert(gate_index);
60
                Gate gate = _gates.at(gate_index);
67
                const Timing_Analysis :: Timing_Point &
68
                     output_timing_point = ta->timing_point(gate.
                     back());
                const Timing_Analysis :: Timing_Net &
69
                     output_timing_net = output_timing_point.net();
                for (size_t fanout_index = 0; fanout_index <
70
                     output_timing_net.fanouts_size(); fanout_index
                     ++)
                {
71
                     int fanout_gate_index = output_timing_net.to(
72
                         fanout_index ) . gate_number () ;
                     Gate fanout_gate = _gates.at(fanout_gate_index);
73
                     bool border = true;
74
75
                     for (size_t fanout_fanin_index = 0;
                         fanout_fanin_index < fanout_gate.size()-1;
```

fanout_fanin_index++) { 76 const Timing_Analysis :: Timing_Point & 77 fanin_timing_point = ta->timing_point(fanout_gate.at(fanout_fanin_index)).net ().from(); int fanin_gate_index = fanin_timing_point. 78 gate_number(); if (visited_gates.find(fanin_gate_index) == 79 visited_gates.end()) { 80 border = false: 81 break: 82 } 83 } 84 if (border && visited_gates.find(85 fanout_gate_index) == visited_gates.end()) { 86 new_border.insert(fanout_gate_index); 87 } 88 } 89 } 90 border_gates = new_border; 91 maximum_depth++; 92 } 93 94 // Obter a distribui o dos fanins 95 vector <int> gates_fanin; 96 gates_fanin.resize(Defines::MAX_FANINS, 0); 97 for (size_t gate_index = _number_pis; gate_index < _gates. 98 size()-_number_pos; gate_index++) { 99 Gate gate = _gates.at(gate_index); 100 int number_fanins = (gate.size() > 1 && gate.size() <= 101 4) ? gate.size()-1 : 1; assert (number_fanins <= Defines :: MAX_FANINS); 102 gates_fanin . at (number_fanins -1)++; 103 104 } 105 // Obter o n mero de ciclos 106 int cycles = 0;107 for (size_t po_index = _cells.size() - _number_pos; po_index 108 < _cells.size(); po_index++) { 109 Cell * po_cell = _cells.at(po_index); 110 cycles = po_cell -> number_cycles(cycles); 111 map<Cell*, **bool**> visited; 112 po_cell -> reset_color(& visited); 113 } 114 115 // Remover entrada e sa da prim ria do maximum_depth 116 return Circuit_Parameters (maximum_depth-2, gates_fanin, 117

cycles);

Listing B.14 - ispd_circuit.cpp

```
#ifndef CIRCUIT_H
1
   #define CIRCUIT_H
2
3
   #include <iostream>
4
   #include <stdlib.h>
5
6
   #include <assert.h>
7
8
   #include "po_cell.h"
9
   #include "pi_cell.h"
10
   #include "circuit_parameters.h"
11
   class Circuit
13
   {
14
   public:
15
        Circuit (Circuit_Parameters parameters);
16
17
        Cell * createChain(int maximum_depth, int * number_gates,
18
             vector <int > * gates_fanin, int * cont_cells, int *
            cycles);
19
        void writeNetlist(ofstream & netlist_file);
20
        void writeSpef(ofstream & spef_file);
21
        void writeSdc(ofstream & sdc_file);
22
23
24
        vector <int> gates Fanin();
        int maximum_depth();
25
        int number_cycles();
26
27
        string toString();
28
29
        void connectChain(int number_fanins, int *number_gates, int*
30
              cycles, vector <int > * gates_fanin, int * cont_cells,
             Cell* cell, int stage);
   private:
31
        Cell * _root;
32
33
   };
34
35
   #endif // CIRCUIT_H
```

Listing B.15 - circuit.h

```
1 #include "circuit.h"
2 
3 Circuit::Circuit(Circuit_Parameters parameters)
4
```

118

```
int maximum_depth = parameters._maximum_depth;
5
        vector <int> gates_fanin = parameters._gates_fanin;
6
7
        assert(gates_fanin.size() == Defines::MAX_FANINS);
8
9
        int number_gates = 0;
10
        for (size_t fanin = 0; fanin < gates_fanin.size(); fanin++)
11
        ł
            number_gates += gates_fanin.at(fanin);
13
        }
14
15
        // Criar chain principal
16
        int cont_cells = 0;
17
        int cycles = parameters._cycles*Defines::CYCLES_PERCENTAGE;
18
19
        _root = new PO_Cell(cont_cells++);
        Cell * circuit_end = createChain(maximum_depth, &
20
            number_gates, &gates_fanin, &cont_cells, &cycles);
        circuit_end ->connect(_root);
21
22
23
   void Circuit::connectChain(int number_fanins, int *number_gates,
24
         int* cycles, vector <int> * gates_fanin, int* cont_cells,
        Cell* cell, int stage)
25
   ł
26
        for (int chain = 0; chain < number_fanins -1; chain++)
27
        ł
            // Cria uma nova chain e conecta na c lula deste
28
                 est gio
            int chain_length = stage -1;
29
            Cell * root = createChain(chain_length, number_gates,
30
                 gates_fanin, cont_cells, cycles);
            root -> connect ( cell );
31
       }
32
33
34
   Cell * Circuit::createChain(int maximum_depth, int *number_gates
35
        , vector <int > * gates_fanin , int * cont_cells , int * cycles)
36
   {
        vector <Cell*> chain;
37
38
        // A primeira c lula da chain
                                            a entrada prim ria
30
        Cell * cell = new PI_Cell(*cont_cells);
40
        chain.push_back(cell);
41
        if (*number_gates == 0)
42
        {
43
            maximum_depth = 0;
44
        }
45
46
        // Criar todas as cl lulas da chain com fanins aleat rios
47
        for (int stage = 1; stage <= maximum_depth; stage++)
48
49
        {
            int number_famins = (gates_famin \rightarrow at(2) > 0) ? 3 : (
50
```

52

53

54

56

57

58

59 60 61

62

63

64

65

60

67 68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84 85

86

87

88 89

90

91

92

93 94 95

```
gates_fanin \rightarrow at(1) > 0 ? 2 : 1;
         Cell * cell = new Cell(*cont_cells, number_fanins);
         (* cont_cells) ++;
         chain.push_back(cell);
         gates_fanin -> at (number_fanins -1) --; // O
                                                        ndice
                                                               de
             gates_fanin come a em 0
         Cell * fanin_cell = chain.at(stage -1);
         fanin_cell -> connect (cell);
         (* number_gates ) --;
         if (*number_gates == 0)
         {
             maximum_depth = stage;
         }
    }
    11
       Adicionar chains nos fanins livres
    for (int stage = maximum_depth; stage \geq 1; stage --)
    {
         Cell * cell = chain.at(stage);
         int number_fanins = cell->number_fanins();
         if (number_fanins > 1)
         {
             if (number_fanins == 2 && gates_fanin \rightarrow at (0) > 0 &&
                  *cycles > 0 && stage < maximum_depth)
             {
                  if (cell->create_cycle(*cont_cells))
                 {
                      (* cont_cells)++;
                      gates_fanin \rightarrow at(0) = -;
                      (*number_gates)--;
                      (* cycles) --;
                 }
                   else
                 {
                      connectChain (number_fanins, number_gates,
                          cycles, gates_fanin, cont_cells, cell,
                          stage);
                 }
             }
               else
                 connectChain(number_fanins, number_gates, cycles
                      , gates_fanin, cont_cells, cell, stage);
             }
        }
    }
    return chain.at(maximum_depth);
}
```

```
97
    void Circuit :: writeNetlist(ofstream &netlist_file)
98
90
        // Defini o do module
100
        netlist_file << "module tree_circuit (" << endl;
101
        int number_pis = _root -> number_pis(0);
102
        for (int pi_index = 0; pi_index < number_pis; pi_index++)
103
104
        ł
             netlist_file << "pi_" << pi_index << "," << endl;
105
        }
106
        netlist_file << "ispd_clk," << endl;
107
        netlist_file << "out" << endl:
108
        netlist_file << ");" << endl << endl;
109
110
        // Declara o das entradas prim rias
111
        netlist_file << "// Start PIs" << endl;
112
        for (int pi_index = 0; pi_index < number_pis; pi_index++)
113
114
        ł
             netlist_file << "input pi_" << pi_index << ";" << endl;
115
116
        Ĵ
        netlist_file << "input ispd_clk;" << endl << endl;
117
118
        // Declara o da sa da
119
        netlist_file << "// Start POs" << endl;
120
121
        netlist_file << "output out;" << endl << endl;
122
        // Declara
                     o dos wires
123
        netlist_file << "// Start wires" << endl;
124
        int number_wires = _root -> number_wires(0);
125
        for (int wire_index = 0; wire_index < number_wires;
126
             wire_index++)
        {
127
             netlist_file << "wire n_" << wire_index << ";" << endl;
128
129
        for (int pi_index = 0; pi_index < number_pis; pi_index++)</pre>
130
        {
131
             netlist_file << "wire pi_" << pi_index << ";" << endl;
132
133
        }
        netlist_file << "wire ispd_clk;" << endl;
134
        netlist_file << "wire out;" << endl << endl;
135
136
        // Defini o das c lulas
137
        netlist_file << "// Start cells" << endl;
138
        int used_pis = 0;
139
        int used_wires = 0;
140
        _root -> write_netlist (netlist_file , &used_pis , &used_wires);
141
        netlist_file << endl;
142
143
        // Fim do module
144
        netlist_file << "endmodule";</pre>
145
146
    }
147
```

```
void Circuit :: writeSpef(ofstream &spef_file)
148
149
150
         // Cabe alho
         spef_file \ll "*SPEF \"IEEE 1481-1998\"" \ll endl;
151
         spef_file << "*DESIGN \"design-name\"" << endl;</pre>
152
         spef_file << "*DATE \"Mon Oct 3 18:18:50 2011\"" << endl;
153
         spef_file << "*VENDOR \"ISPD 2012 Contest\"" << endl;</pre>
154
         spef_file << "*PROGRAM \"Benchmark Parasitic Generator \"" <<
155
               endl;
         spef_file \ll "*VERSION \"0.0\"" \ll endl;
156
         spef_file << "*DESIGN_FLOW \"NETLIST_TYPE_VERILOG\"" << endl</pre>
157
         spef_file << "*DIVIDER /" << endl;</pre>
158
         spef_file << "*DELIMITER :" << endl;</pre>
159
         spef_file << "*BUS_DELIMITER []" << endl;</pre>
160
         spef_file << "*T_UNIT 1 PS" << endl;</pre>
161
         spef_file << "*C_UNIT 1 FF" << endl;</pre>
162
         spef_file << "*R_UNIT 1 KOHM" << endl;</pre>
163
         spef_file << "*L_UNIT 1 UH" << endl;</pre>
164
         spef_file << endl << endl;
165
166
         // Capacit ncia dos fios nas entradas prim rias
167
         int number_pis = _root -> number_pis(0);
168
         for (int pi = 0; pi < number_pis; pi++)
169
         {
170
             spef_file << "*D_NET pi_" << pi << " 1" << endl;
171
             spef_file << "END" << endl << endl;</pre>
172
         }
173
         spef_file << "*D_NET ispd_clk 1" << endl;
174
         spef_file << "END" << endl << endl;</pre>
175
176
         // Capacit ncia das interconex es
177
         int number_wires = _root -> number_wires (0);
178
         for (int wire = 0; wire < number_wires; wire++)
179
         {
180
             spef_file \ll "*D_NET n_" \ll wire \ll " 1" \ll endl;
181
             spef_file << "END" << endl << endl;</pre>
182
        }
183
184
         // Capacit ncia dos fios na sa da prim ria
185
         spef_file << "*D_NET out 1" << endl;</pre>
186
         spef_file << "END" << endl << endl;</pre>
187
188
    ł
189
    void Circuit :: writeSdc (ofstream &sdc_file)
190
    {
191
         // Defini o do atraso cr tico
192
         sdc_file << "# clock definition" << endl;</pre>
193
         sdc_file << "create_clock -name mclk -period 1.0 [get_ports
194
              ispd_clk]" << endl << endl;</pre>
195
         int number_pis = _root -> number_pis(0);
196
```

```
// Atraso das entradas prim rias
197
         sdc_file << "# input delays" << endl;</pre>
198
199
         for (int pi = 0; pi < number_pis; pi++)
200
         ł
             sdc_file << "set_input_delay 0.0 [get_ports {pi_" << pi
201
                 << "}] -clock mclk" << endl;
202
         sdc_file << endl;
203
204
         // Carga nas entradas prim rias
205
         sdc_file << "# input drivers" << endl;</pre>
206
         for (int pi = 0; pi < number_pis; pi++)
207
2.08
         {
             sdc_file << "set_driving_cell -lib_cell in01f80 -pin o [
209
                  get_ports {pi_" << pi << "}] -input_transition_fall
                   80.0 -input_transition_rise 80.0" << endl;
210
         sdc_file << endl;
211
212
         // Atraso da sa da prim ria
213
         sdc_file << "# output delays" << endl;</pre>
214
         sdc_file << "set_output_delay 0.0 [get_ports {out}] -clock
215
             mclk" << endl << endl;
216
217
         // Carga na sa da prim ria
         sdc_file << "# output loads" << endl;</pre>
218
         sdc_file << "set_load -pin_load 4.0 [get_ports {out}]" <<
219
             endl:
220
221
    vector <int > Circuit :: gates Fanin ()
222
223
         vector <int> gates_fanin;
224
225
         gates_fanin.resize(Defines::MAX_FANINS, 0);
         return _root->gatesFanin(gates_fanin);
226
    }
227
228
229
    int Circuit :: maximum_depth()
230
         return _root -> maximum_depth();
231
    }
232
233
    int Circuit::number_cycles()
234
235
         int cycles = 0;
236
        return _root -> number_cycles(cycles);
237
238
239
240
    string Circuit::toString()
241
    ł
242
         return _root -> to String();
    }
243
```

Listing B.16 - circuit.cpp

```
#ifndef CIRCUITPARAMETERS_H
1
   #define CIRCUITPARAMETERS_H
2
3
   #include <vector>
4
5
   #include "defines.h"
6
7
   using namespace std;
8
9
   struct Circuit_Parameters
10
11
        int _maximum_depth;
12
        vector <int> _gates_fanin;
13
        int _cycles;
14
15
        Circuit_Parameters (int maximum_depth, vector <int>
16
             gates_fanin, int cycles = 1) :
            _maximum_depth(maximum_depth), _gates_fanin(gates_fanin)
17
                 , _cycles(cycles)
18
        ł
        }
19
20
   };
21
   #endif // CIRCUITPARAMETERS_H
22
```

Listing B.17 - circuit_parameters.h

```
#ifndef CELL_H
1
   #define CELL_H
2
3
4
   #include <assert.h>
   #include <fstream>
5
   #include <sstream>
6
   #include <string>
7
   #include <vector>
8
9
   #include "timing_analysis.h"
10
11
   using namespace std;
13
   #define WHITE 0
14
   #define GRAY 1
15
   #define BLACK 2
16
17
   typedef int Color;
18
19
   typedef vector <int > Gate;
20
```

```
21
22
   class Cell
23
   {
        friend class PI_Cell:
24
        friend class PO_Cell;
25
        friend class Cycle_Cell;
26
   public:
27
        Cell(int id, int number_fanins);
28
29
        void connect(Cell * cell);
30
        bool create_cycle(int id);
31
32
33
        int number_fanins()
        {
34
             return _number_fanins;
35
        }
36
37
        void reset_color(map<Cell*, bool> * visited);
38
30
        virtual int number_pis(int pi);
40
        virtual int number_wires(int wires);
41
        virtual void write_netlist(ofstream & netlist_file, int *
42
             used_pis, int * used_wires);
43
        virtual vector <int> gates Fanin (vector <int> gates_fanin);
44
        virtual int maximum_depth();
45
        virtual int number_cycles(int cycles);
46
47
        string toString();
48
49
50
        int _id;
51
    protected:
52
53
        int _number_fanins;
        vector < Cell *> _fanins;
54
55
        string _out_wire;
        Color _color;
56
57
   };
58
59
   #endif // CELL_H
```

```
Listing B.18 - cell.h
```

```
#include "cell.h"
1
  #include "cycle_cell.h"
2
3
   Cell::Cell(int id, int number_fanins)
4
5
   {
       _{id} = id;
6
       _number_fanins = number_fanins;
7
       _fanins.reserve(_number_fanins);
8
       \_color = WHITE;
9
```

```
172
```

```
}
11
    void Cell::connect(Cell *cell)
12
13
   ł
        cell->_fanins.push_back(this);
14
15
16
    bool Cell::create_cycle(int id)
17
18
   {
        Cell * fanin_cell = this \rightarrow_fanins.at(0);
19
        if (fanin_cell \rightarrow number_fanins == 0)
20
21
        {
22
             return false:
23
        Cell * cycle_fanin = 0;
24
        for (size_t fanin_index = 0; fanin_index < fanin_cell ->
25
             _fanins.size() && (!cycle_fanin); fanin_index++)
        {
26
             if (fanin_cell ->_fanins.at(fanin_index)->_number_fanins
27
                 > 0)
             {
28
                  cycle_fanin = fanin_cell ->_fanins.at(fanin_index);
29
             }
30
31
        if (!cycle_fanin)
32
33
        ł
             return false;
34
35
        Cycle_Cell * cell = new Cycle_Cell(id);
36
        cell -> fanins . push_back (cycle_fanin);
37
        _fanins.push_back(cell);
38
        return true;
39
40
    }
41
    void Cell::reset_color(map<Cell*, bool> * visited)
42
   {
43
        (* visited) [this] = true;
44
45
        if (\_color == GRAY)
        ł
46
             _color = WHITE;
47
48
        for (size_t fanin_index = 0; fanin_index < _fanins.size();</pre>
49
             fanin_index++)
        {
50
             Cell * fanin_cell = _fanins.at(fanin_index);
51
             if (visited ->find(fanin_cell) == visited ->end())
52
             {
53
                  fanin_cell -> reset_color (visited);
54
55
             }
        }
56
57
   }
58
```

```
int Cell::number_pis(int pi) {
59
        for (size_t fanin_index = 0; fanin_index < _fanins.size();</pre>
60
             fanin_index++)
61
        ł
             pi = _fanins.at(fanin_index)->number_pis(pi);
62
        }
63
        return pi;
64
65
66
    int Cell::number_wires(int wires)
67
68
    ł
        for (size_t fanin_index = 0; fanin_index < _fanins_size();
69
             fanin_index++)
        {
70
71
             wires = _fanins.at(fanin_index)->number_wires(wires);
72
        return wires + _number_fanins:
73
74
75
    void Cell:: write_netlist (ofstream &netlist_file, int * used_pis,
76
         int * used_wires)
77
    ł
        for (size_t fanin_index = 0; fanin_index < _fanins.size();
78
             fanin_index++
79
        {
             _fanins.at(fanin_index)->write_netlist(netlist_file,
80
                 used_pis, used_wires);
        }
81
82
        string cell_type = (_number_fanins == 1) ? "in01s01" : (
83
             _number_fanins == 2) ? "na02s01" : "na03s01";
84
        netlist_file << cell_type << " cell_" << _id << "( ";
85
86
        netlist_file << ".a(" << _fanins.at(0)->_out_wire << "), ";
87
        if (\_number\_fanins > 1)
88
        ł
89
             netlist_file << ".b(" << _fanins.at(1)->_out_wire << "),
90
                  ":
             if (\_number\_fanins > 2)
91
             {
92
                 netlist_file << ".c(" << _fanins.at(2)->_out_wire <<
93
                       ")、":
             }
94
        }
95
96
        netlist_file \ll ".o(n_" \ll sused_wires \ll "));" \ll endl;
97
98
99
        stringstream ss;
        ss << "n_" << *used_wires;
100
101
        _out_wire = ss.str();
        (* used_wires)++;
102
```

```
}
103
104
    vector <int > Cell :: gates Fanin (vector <int > gates_fanin)
105
    {
106
         for (size_t fanin_index = 0; fanin_index < _fanins.size();
107
              fanin_index++)
108
         {
              gates_fanin = _fanins.at(fanin_index)->gatesFanin(
109
                   gates_fanin);
         }
110
         gates_fanin.at(_fanins.size()-1)++;
111
         return gates_fanin;
112
113
114
    int Cell::maximum_depth()
115
    {
116
         int depth = 0;
117
         for (size_t fanin_index = 0; fanin_index < _fanins.size();</pre>
118
              fanin_index++)
         {
119
             depth = max(depth, _fanins.at(fanin_index)->
120
                  maximum_depth());
         }
121
         return depth + 1;
123
    }
124
    int Cell::number_cycles(int cycles)
125
    {
126
         if (_color == BLACK)
128
         {
             return cycles;
129
         }
130
         if (\_color == GRAY)
131
              \_color = BLACK;
133
             cycles++;
134
         }
          else
135
136
         {
              \_color = GRAY;
             for (size_t fanin_index = 0; fanin_index < _fanins.size
138
                   (); fanin_index ++)
             {
139
                  Cell * fanin_cell = _fanins.at(fanin_index);
140
                  cycles = fanin_cell ->number_cycles(cycles);
141
             }
142
         }
143
         return cycles;
144
    }
145
146
    string Cell::toString()
147
148
    {
         stringstream stream;
149
```

```
stream << "Cell: " << _id << endl;
150
         stream << "Fanins: ";
151
         for (size_t fanin_index = 0; fanin_index < _fanins.size();</pre>
152
              fanin_index ++)
         {
153
             stream << _fanins.at(fanin_index)->_id << ", ";
154
155
         }
         stream << endl << endl;
156
157
         for (size_t fanin_index = 0; fanin_index < _fanins.size();</pre>
158
              fanin_index ++)
159
         {
             stream << _fanins.at(fanin_index)->toString();
160
         }
161
162
         return stream.str();
163
164
```

Listing B.19 - cell.cpp

```
#ifndef PI_CELL_H
1
   #define PI_CELL_H
2
3
   #include "cell.h"
4
5
   class PI_Cell : public Cell
6
7
   public:
8
9
        PI_Cell(int id);
10
11
        int number_pis(int pi);
        int number_wires (int wires);
12
13
        void write_netlist(ofstream & netlist_file, int * used_pis,
14
             int * used_wires);
15
        vector <int> gates Fanin (vector <int> gates_fanin);
16
        int maximum_depth();
17
        int number_cycles(int cycles);
18
19
   };
20
   #endif // PI_CELL_H
21
```

Listing B.20 - pi_cell.h

```
1 #include "pi_cell.h"
2
3 PI_Cell::PI_Cell(int id) : Cell(id, 0)
4 {
5 }
6
```

```
int PI_Cell::number_pis(int pi)
7
8
9
        return pi+1;
   }
10
11
   int PI_Cell::number_wires(int wires)
12
13
        return wires;
14
15
    }
16
    void PI_Cell :: write_netlist (ofstream &netlist_file , int *
17
        used_pis, int *used_wires)
18
    {
        stringstream ss;
19
        ss << "pi_" << *used_pis;
20
        _out_wire = ss.str();
21
22
        (* used_pis)++;
    }
23
24
    vector <int > PI_Cell :: gates Fanin (vector <int > gates fanin)
25
    ł
26
        return gates_fanin;
27
28
29
    int PI_Cell::maximum_depth()
30
   {
31
        return 0;
32
33
    }
34
   int PI_Cell::number_cycles(int cycles)
35
   {
36
        return cycles;
37
38
```

Listing B.21 - pi_cell.cpp

```
#ifndef PO_CELL_H
1
   #define PO_CELL_H
2
3
4
   #include "cell.h"
5
   class PO_Cell : public Cell
6
7
   public:
8
       PO_Cell(int id);
9
10
        void write_netlist(ofstream & netlist_file, int * used_pis,
11
            int * used_wires);
        vector <int> gatesFanin (vector <int> gates_fanin);
13
        int maximum_depth();
14
   };
15
```

16 || 17 || #endif // PO_CELL_H

Listing B.22 – po_cell.h

```
#include "po_cell.h"
1
2
   PO_Cell:: PO_Cell(int id) : Cell(id, 1)
3
4
5
   }
6
   void PO_Cell:: write_netlist(ofstream &netlist_file, int *
7
        used_pis, int *used_wires)
8
        for (size_t fanin_index = 0; fanin_index < _fanins.size();</pre>
9
            fanin_index++)
        {
10
            _fanins.at(fanin_index)->write_netlist(netlist_file,
                 used_pis, used_wires);
        }
12
13
        netlist_file << "ms00f80 cell_" << _id << "( .d(" << _fanins
14
            . at (0)->_out_wire << "), .ck(ispd_clk), .o(out) );" <<
            endl;
   }
15
16
17
   vector <int > PO_Cell :: gates Fanin (vector <int > gates_fanin)
18
        for (size_t fanin_index = 0; fanin_index < _fanins.size();
19
            fanin_index++)
20
        {
            gates_fanin = _fanins.at(fanin_index)->gatesFanin(
21
                 gates_fanin);
        }
22
23
        return gates_fanin;
   }
24
25
   int PO_Cell::maximum_depth()
26
27
   {
        int depth = 0;
28
        for (size_t fanin_index = 0; fanin_index < _fanins.size();</pre>
29
            fanin_index++)
        {
30
            depth = max(depth, _fanins.at(fanin_index)->
31
                 maximum_depth());
32
        return depth;
33
34
```

```
178
```

```
#ifndef CYCLE_CELL_H
1
   #define CYCLE_CELL_H
2
3
   #include "cell.h"
4
5
   class Cycle_Cell : public Cell
6
7
   public:
8
        Cycle_Cell(int id);
9
10
        int number_pis(int pi);
11
        int number_wires (int wires);
        void write_netlist(ofstream & netlist_file, int * used_pis,
13
            int * used_wires);
14
        vector <int> gatesFanin (vector <int> gates_fanin);
15
   };
16
17
   #endif // CYCLE_CELL_H
18
```

```
Listing B.24 - cycle_cell.h
```

```
#include "cycle_cell.h"
1
2
   Cycle_Cell::Cycle_Cell(int id) : Cell(id, 1)
3
4
   }
5
6
   int Cycle_Cell::number_pis(int pi)
7
8
        return pi;
9
10
   ł
11
   int Cycle_Cell::number_wires(int wires)
13
        return wires + _number_fanins;
14
15
16
   void Cycle_Cell:: write_netlist (ofstream &netlist_file, int *
17
        used_pis, int *used_wires)
   {
18
        string cell_type = "in01s01";
19
20
        netlist_file << cell_type << " cell_" << _id << "( ";
21
22
        netlist_file << ".a(" << _fanins.at(0)->_out_wire << "), ";
23
24
        netlist_file \ll ".o(n_" \ll *used_wires \ll "));" \ll endl;
25
26
        stringstream ss;
27
        ss << "n_" << *used_wires;
28
```
```
_out_wire = ss.str();
29
30
        (*used_wires)++;
   }
31
32
   vector <int > Cycle_Cell :: gatesFanin (vector <int > gates_fanin)
33
34
   {
        gates_fanin.at(fanins.size()-1)++;
35
        return gates_fanin;
36
37
```

Listing B.25 – cycle_cell.cpp

```
#ifndef DEFINES_H
1
   #define DEFINES_H
2
3
   class Defines
4
5
   {
   public:
6
7
        static unsigned MAX_FANINS;
        static float CYCLES_PERCENTAGE;
8
   };
9
10
11
   #endif // DEFINES_H
```

```
Listing B.26 - defines.h
```

```
1 #include "defines.h"
2
3 unsigned Defines::MAX_FANINS = 3;
4 float Defines::CYCLES_PERCENTAGE = 1.0 f;
```

Listing B.27 - defines.cpp