



UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
INSTITUTO DE ELETRÔNICA DE POTÊNCIA

Tailan Orlando

Capacitor eletrônico: proposta, análise, dimensionamento, modelagem e controle

Florianópolis

2022

Tailan Orlando

Capacitor eletrônico: proposta, análise, dimensionamento, modelagem e controle

Dissertação submetida ao Programa de Pós-graduação em Engenharia Elétrica da Universidade Federal de Santa Catarina para a obtenção do título de mestre em Engenharia Elétrica.

Orientador: Prof. Roberto Francisco Coelho, Dr.

Florianópolis

2022

Ficha de identificação da obra elaborada pelo autor, através do Programa de Geração Automática da
Biblioteca Universitária da UFSC.

Orlando, Tailan

Capacitor eletrônico: proposta, análise, dimensionamento, modelagem e controle / Tailan Orlando ; orientador, Roberto Francisco Coelho, 2022.

139 p.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2022.

Inclui referências.

1. Engenharia Elétrica. 2. Célula de desacoplamento de potência. 3. Capacitor eletrônico. 4. Ondulação de tensão.

I. Coelho, Roberto Francisco. II. Universidade Federal de Santa Catarina. III. Programa de Pós-Graduação em Engenharia Elétrica. VI. Capacitor eletrônico: proposta, análise, dimensionamento, modelagem e controle.

Tailan Orlando

Capacitor eletrônico: proposta, análise, dimensionamento, modelagem e controle

O presente trabalho em nível de mestrado foi avaliado e aprovado em 04 de novembro de 2022, pela banca examinadora composta pelos seguintes membros:

Prof. Kleber Cesar Alves de Souza, Dr.

Instituto Federal do Ceará

Prof. Denizar Cruz Martins, Ph.D.

Universidade Federal de Santa Catarina

Prof. Lenon Schmitz, Dr.

Universidade Federal de Santa Catarina

Certificamos que esta é a **versão original e final** do trabalho de conclusão que foi julgado adequado para obtenção do título de Mestre em Engenharia Elétrica.

Prof. Richard Demo Souza, Dr.

Coordenador em Exercício

Prof. Roberto Francisco Coelho, Dr.

Orientador

Florianópolis, 2022.

Este trabalho é dedicado aos meus pais e minha irmã.

AGRADECIMENTOS

Agradeço, primeiramente, ao orientador, Prof. Roberto Francisco Coelho, por ter aceitado fazer parte desta etapa do meu desenvolvimento acadêmico, além de agradecer toda a orientação, contribuição e incentivos. Da mesma forma, agradeço a todos os professores que conheci na instituição pelo conhecimento a mim repassado.

Agradeço minha família, meu pai, minha mãe e minha irmã, pelo total apoio e incentivo que tive para concluir este processo, além de toda a base e exemplo para concluir com êxito esta etapa.

Agradeço aos colegas, também amigos, que fiz neste período de aprendizado e evolução, em especial: Mateus Nava Mezaroba, Thiago Fonseca Rech, Anderson José Balbinot, Leandro Benhur Klinger Fisch, Afonso Carlos Hinkel Júnior, Welenton Maito Panisson, Suélen Bampi, Paulo Ícaro Teixeira Nogueira. Que com certeza, do início ao fim do mestrado, agregaram muito ao meu conhecimento, seja com as discussões geradas ou com a parceria e amizade dos momentos de descontração.

Por fim, agradeço a CAPES e ao povo brasileiro por financiarem a educação e o desenvolvimento de pesquisas como a apresentada no decorrer desta dissertação.

*“Em algum lugar, algo incrível está esperando
para ser descoberto.”*

Carl Sagan

RESUMO

Em conversores monofásicos conectados à rede elétrica, é frequente a presença de capacitores de grande valor e volume no barramento cc. Isso se deve ao fato de o fluxo de potência entre a fonte e a rede não serem iguais, necessitando de um elemento armazenador de energia entre os estágios do sistema, que seja capaz de absorver ou suprir essa diferença de energia quando necessário. Esse fluxo de energia gera variações indesejadas na tensão do barramento cc. Para reduzir essa variação, grandes capacitores, na maioria das vezes eletrolíticos, são adicionados ao barramento cc. Porém, este componente possui baixa vida útil e grande risco de falhas, tornando-o um ponto crítico do sistema. Baseado neste problema, diversas propostas para redução do capacitor do barramento cc são apresentadas. Um conversor cc-cc conectado ao barramento é capaz de transferir o fluxo de potência para outro capacitor menor, viabilizando a utilização de capacitores de outras tecnologias, como os de filme metálico, que possuem maior vida útil e confiabilidade. Dessa forma, este trabalho apresenta uma proposta de capacitor eletrônico projetado para suprimir a ondulação de tensão presente no barramento cc de conversores conectados à rede elétrica. O sistema proposto é capaz de emular uma capacitância real por meio do controle da corrente de entrada do conversor. O valor de referência da corrente de entrada é obtido por meio da leitura da tensão do barramento cc que posteriormente é aplicado em uma função de transferência que representa a admitância do modelo de um capacitor. Esta condição torna o conversor capaz de operar como um capacitor eletrônico. Cálculos e simulações são realizados para validar o desempenho do sistema proposto, e mostram o conversor possui comportamento equivalente a um capacitor real.

Palavras-chave: Célula de desacoplamento de potência. Capacitor eletrônico. Ondulação de tensão.

ABSTRACT

In grid connected single phase converters, the presence of large capacitors on the dc bus is frequent. This is since the power flow between the source and the grid is not equal, requiring a storage element between the stages of the system, which is capable of absorbing or supplying this energy difference when necessary. This energy flow generates undesirable ripple in the dc bus voltage. To reduce this ripple, large capacitors, most often electrolytic, are added to the dc bus. However, this component has a short lifetime and an elevated risk of failure, making it a critical point of the system. Based on this problem, several proposals for reducing the dc bus capacitor are presented. A dc-dc converter connected to the dc bus can transfer the power flow to another smaller capacitor, allowing the use of capacitors from other technologies, such as metallic film, which have a longer lifetime and reliability. Thus, this work presents a proposal for an electronic capacitor designed to suppress the voltage ripple present in the dc bus of grid connected converters. The proposed system is able to emulate a real capacitance by controlling the input current of the converter. The reference value of the input current is obtained by measuring the DC link voltage, which is subsequently applied to a transfer function that represents the admittance of a capacitor model. This condition makes the converter capable of operating as an electronic capacitor. Calculations and simulations are performed to validate the performance of the proposed system, and show the converter has behavior equivalent to a real capacitor.

Keywords: Power decoupling cell. Electronic capacitor. Voltage ripple.

LISTA DE FIGURAS

Figura 1.1 – Comparação dos principais tipo de capacitores utilizados em barramentos cc. ..	23
Figura 1.2 – Circuito equivalente de um capacitor.....	25
Figura 1.3 – Característica típica do módulo da impedância do capacitor.....	25
Figura 1.4 – Resposta em frequência do módulo da impedância de um capacitor eletrolítico para diferentes valores de temperatura.....	26
Figura 1.5 – Configuração do inversor fotovoltaico de dois estágios conectado à rede elétrica.	27
Figura 1.6 – Configurações de ligação da CDP ao barramento cc: (a) paralelo ou (b) série. ..	29
Figura 1.7 – Classificação das técnicas de desacoplamento de potência.	30
Figura 1.8 – Configuração do inversor fotovoltaico conectado à rede elétrica com CEC em paralelo com o barramento cc.	32
Figura 2.1 – Sistema fotovoltaico conectado à rede elétrica.	33
Figura 2.2 – Fluxo da potência no microinversor fotovoltaico conectado à rede elétrica.	34
Figura 2.3 – Influência das harmônicas de corrente e da defasagem na potência entregue à rede elétrica.	36
Figura 2.4 – Fluxo de potência entre os estágios do mincrosinversor fotovoltaico.....	38
Figura 2.5 – Microinversor com a simplificação do primeiro estágio.	38
Figura 2.6 – Influência da ondulação da tensão do barramento cc sobre o ponto de máxima potência.	42
Figura 2.7 – Variação dado valor de capacitância em função da ondulação de tensão do barramento com destaque para os pontos no valor de 1% e 8%.	43
Figura 2.8 – Principais topologias de conversores cc-cc utilizadas em CDP: (a) buck, (b)boost, (c) buck-boost e (d) ponte completa.....	44
Figura 2.9 – Modos de operação do conversor buck bidirecional.....	46
Figura 2.10 – Etapas de operação da CEC no modo buck em MCC: (a) primeira etapa e (b) segunda etapa.	47
Figura 2.11 – Etapas de operação da CEC no modo boost em MCC: (a) primeira etapa e (b) segunda etapa.	48
Figura 2.12 – Variação da tensão e da energia no capacitor de saída durante um ciclo da rede elétrica.	53
Figura 2.13 – Representação das componentes de baixa e de alta frequências da corrente no indutor de saída da CDP.....	56

Figura 2.14 – Ramo de amortecimento adicionado na saída do conversor buck bidirecional.	58
Figura 2.15 – Filtro LC na entrada do conversor buck bidirecional.....	59
Figura 2.16 – Demonstração das perdas de comutação e condução existentes em interruptores MOSFET.....	64
Figura 2.17 – Corrente de recuperação reversa do diodo.....	66
Figura 2.18 – Perdas causadas pela recuperação reversa do diodo	67
Figura 2.19 – Comportamento da potência instantânea entregue à rede.....	69
Figura 3.1 – Circuito equivalente do capacitor e o módulo da sua admitância característica..	71
Figura 3.2 – Filtro passa-banda MFB implementado com amplificador operacional.....	72
Figura 3.3 – <i>FPB2</i> implementado pela integração entre um filtro passa-baixa e um filtro-passa alta.....	74
Figura 3.4 – Diagrama de Bode referente à admitância ideal de um capacitor, a um filtro passa-baixa de segunda ordem, a um filtro passa-banda sintonizado nas características da impedância equivalente e ao modelo de admitância de um capacitor.....	76
Figura 3.5 – Estratégia de controle utilizada para emular o capacitor ao barramento.	78
Figura 3.6 – Diagrama de blocos da estratégia de controle utilizada para emulação do capacitor eletrônico.....	79
Figura 3.7 – Modelo comutado da CEC.....	81
Figura 3.8 – Modelo médio de grandes sinais da CEC.	81
Figura 3.9 – Modelo médio de pequenos sinais da CEC.....	83
Figura 3.10 – Modelo médio de pequenos sinais com $Z_{o(eq)}$	83
Figura 3.11 – Diagrama de Bode de $G_{vcod}(s)$	84
Figura 3.12 – Validação do modelo da planta de $G_{vcod}(s)$	85
Figura 3.13 – Diagrama de Bode da planta $G_{ilfd}(s)$	87
Figura 3.14 – Validação do modelo da planta de $G_{ilfd}(s)$	87
Figura 3.15 – Diagrama de Bode da planta $G_{ilfvco}(s)$	88
Figura 3.16 – Diagrama de blocos da estratégia de controle da tensão de saída do conversor de emulação do capacitor eletrônico.....	90
Figura 3.17 – Diagrama de blocos da estratégia de controle da corrente de entrada do conversor de emulação do capacitor eletrônico.	93
Figura 4.1 – Circuito do microinversor fotovoltaico conectado à rede elétrica simulado no <i>software</i> PSIM.....	98

Figura 4.2 – Tensão no barramento cc com capacitor de 47 μ F.....	99
Figura 4.3 – Capacitor de 470 μ F adicionado ao barramento cc.....	99
Figura 4.4 – Ondulação de tensão no barramento cc com a adição de um capacitor de 470 μ F no instante $t=0,5$ s.....	100
Figura 4.5 – Adição de uma fonte corrente controlada no barramento cc com amplitude determinada pela resposta da admitância do capacitor à tensão do barramento cc.	100
Figura 4.6 – Ondulação de tensão no barramento cc com a adição da fonte de corrente controlada no instante $t=0,5$ s.....	101
Figura 4.7 – Conversor buck bidirecional adicionado ao barramento cc utilizado com CEC.	102
Figura 4.8 – Ondulação de tensão no barramento cc com a adição da CEC utilizando controlador PI para controle da corrente de entrada.	103
Figura 4.9 – Ondulação de tensão no barramento cc com a adição da CEC utilizando controlador PI+R para controle da corrente de entrada.	104
Figura 4.10 – Modelo interno utilizado pelo LTspice XVII para representação de um MOSFET.	105
Figura 4.11 – Circuito de atraso unitário implementado no LTspice XVII.	106
Figura 4.12 – Controlador PI implementado de forma digital no LTspice XVII.....	106
Figura 4.13 – Circuito de tempo morto implementado no LTspice XVII.....	107
Figura 4.14 – Tensão no barramento cc no momento em que o controle de corrente é habilitado.	107
Figura 4.15 – Tensão no capacitor de saída no momento em que o controle de corrente é habilitado.....	108
Figura 4.16 – Comparação entre a corrente no indutor de filtro e a referência de corrente gerada pela função de admitância do capacitor.	108
Figura 4.17 – Tensão no barramento cc no instante em que o controle de corrente é habilitado utilizando o controlador PI+R.	109
Figura 4.18 – Tensão na saída da CEC no instante em que o controle de corrente é habilitado utilizando controlador PI+R.....	109
Figura 4.19 – Comparação entre a corrente no indutor de entrada utilizando controlador PI+R e a referência de corrente gerada pela função de admitância do capacitor.	110
Figura 4.20 – Estratégia de controle com supressão da malha de regulação da tensão de saída.	111

Figura 4.21 – Tensão do barramento cc sem regulação da tensão de saída da CEC.....	111
Figura 4.22 – Tensão de saída da CEC sem regulação por meio de ação de controle.	112
Figura 4.23 – Comparação entre a corrente no indutor de entrada utilizando controlador PI+R e a referência de corrente gerada pela função de admitância do capacitor, na ausência da malha de controle do valor médio da tensão de saída da CEC.....	112
Figura 4.24 – Potência processada na entrada da CEC com degrau de carga de 100% para 50% no instante $t= 800$ ms.	113
Figura 4.25 – Variação da tensão do barramento cc para um degrau de carga de 100% para 50% no instante $t=800$ ms, comparando a resposta da CEC com a de um capacitor de 470 μ F.	113
Figura 4.26 – Modelo médio de pequenos sinais adaptado para determinação da impedância de entrada.	115
Figura 4.27 – Impedância de entrada em malha aberta da CEC.....	117
Figura 4.28 – Diagrama de blocos da estratégia de controle utilizada.	118
Figura 4.29 – Diagrama de Bode da impedância de entrada da CEC em malha fechada.	120
Figura 4.30 – Diagrama de Bode da impedância de entrada da CEC em malha fechada utilizando controlador PI+R.	120
Figura 4.31 – Diagrama de blocos da proposta de controle sem a malha de tensão.	121
Figura 4.32 – Diagrama de Bode da impedância de entrada da CEC com tensão de saída em malha aberta.	122
Figura 4.33 – Comparação entre a impedância um capacitor real de 470 μ F e a CEC.....	124
Figura 4.34 – Diagrama de Bode da impedância da CEC nos limites de frequência de operação de inversores.....	125
Figura A.1 – Circuito de condicionamento de sinal para leitura da tensão do barramento cc.	135
Figura A.2 – Circuito de condicionamento de sinal para leitura da tensão de saída da CEC. .	136
Figura A.3 – Circuito de condicionamento de sinal para leitura da tensão de saída da CEC. .	137
Figura B.1 – Diagrama de blocos do controle proposto quando o erro de corrente é forçado a zero.	138
Figura B.2– Impedância de entrada em malha fechada com o controle de corrente desabilitado.	139

LISTA DE TABELAS

Tabela 1.1 – Valores típicos das faixas de frequência de operação dos três diferentes tipos de capacitores Al-Cap, MPPF-Cap e MLC-Cap.	26
Tabela 2.1 – Especificações elétricas para o projeto dos componentes passivos da CEC.	60
Tabela 2.2 – Resultado dos componentes do projeto da CEC.	62
Tabela 3.1 – Características dos modedos de filtros para a represenatação da admitância do capacitor, com resposta às frequências específicas de 120 Hz e 1000 Hz.	77
Tabela 4.1 – Parâmetros da CEC implementada.	101
Tabela 4.2 – Parâmetros dos filtros implementados.	102
Tabela 4.3 – Parâmetros dos controladores implementados.	102
Tabela 4.4 – Parâmetros do controlador PI+R implementado para controle da corrente.	103
Tabela 4.5 – Características do MOSFET C3M0280090J.	114
Tabela 4.6 – Comparação entre as perdas teóricas e simuladas nos componentes da CEC. ...	114
Tabela A.1 – Parâmetros do circuito de aquisição do sinal da tensão do barramento cc.	136
Tabela A.2 – Parâmetros do circuito de aquisição do sinal da tensão de saída da CEC.	136
Tabela A.3 – Parâmetros do circuito de aquisição do sinal da corrente de entrada da CEC. .	137

LISTA DE ABREVIATURAS E SIGLAS

AL-Caps	Capacitores Eletrolíticos de Alumínio
ca	Corrente alternada
cc	Corrente contínua
CDP	Célula de Desacoplamento de Potência
ESR	<i>Equivalent Series Resistance</i>
GaN	<i>Gallium Nitride</i>
MCC	Modo de Condução Contínua
MCD	Modo de Condução Descontínua
MFB	<i>Multiple Feedback Bandpass</i>
MLC-Caps	Capacitores de Multicamadas Cerâmicas
MPP	<i>Maximum Power Point</i>
MPPF-Caps	Capacitores de Filme de Polipropileno Metalizado
MPPT	<i>Maximum Power Point Tracking</i>
PFC	<i>Power Factor Correction</i>
PI	Proporcional Integral
PIR	Proporcional Integral Ressonante
PLL	<i>Phase Locked Loop</i>
PO	Ponto de Operação
PWM	<i>Pulse Width Modulation</i>
SiC	<i>Silicon Carbide</i>
spice	<i>Simulation Program with Integrated Circuit Emphasis</i>
THD	<i>Total Harmonic Distortion</i>

LISTA DE SÍMBOLOS

a	Coefficiente genérico
b	Coefficiente genérico
C_b	Capacitor do barramento cc
C_{CEC}	Capacitor emulado pela CEC
C_f	Capacitor do filtro de entrada
C_i	Controlador de corrente
C_o	Capacitor de saída da CEC
C_{od}	Capacitor do ramo de amortecimento
C_v	Controlador de tensão
C_x	Capacitância equivalente
d	Variável de controle resultante
D_{boost}	Razão cíclica da etapa boost
D_{buck}	Razão cíclica da etapa buck
d_i	Variável de controle da corrente
d_v	Variável de controle da tensão
$erro_{iLf}$	Erro da corrente no indutor de filtro da CEC
$erro_{vo}$	Erro de tensão de saída da CEC
f	Frequência
f_1	Frequência limite da banda capacitiva
f_2	Frequência de início da banda indutiva
f_{fe}	Frequência de corte do filtro de entrada da CEC
FPA_{ilf}	FT do filtro passa alta da corrente do indutor de filtro da CEC
FPB	FT do filtro passa banda
$FPB1$	FT do filtro passa banda MFB
$FPB2$	FT do filtro passa banda formado por uma passa baixa e um passa alta
FPB_{ilf}	FT do filtro passa baixa da corrente do indutor de saída da CEC
FPB_{vbus}	FT do filtro passa baixa da tensão do barramento cc
FPB_{vCo}	FT do filtro passa baixa da tensão do capacitor de saída da CEC
f_r	Frequência da rede elétrica
f_s	Frequência de comutação
$FTLAC$	Função de laço aberto compensada

FTL_{ANC}	Função de laço aberto não compensada
G_{ilfd}	Planta da corrente do indutor de filtro da CEC pela variável de controle
G_{ilfco}	Planta da corrente do indutor de filtro pela da tensão do capacitor de saída da CEC pela tensão do capacitor de saída da CEC
G_{vcod}	Planta da tensão do capacitor de saída da CEC pela variável de controle
I_0	Corrente média presente na rede
i_{ca}	Corrente no lado ca
i_{cb}	Corrente no capacitor de barramento
i_{cc}	Corrente no lado cc
i_{Co}	Corrente no capacitor de saída da CEC
i_{LfRef}	Corrente de referência para o indutor de entrada da CEC
i_{Lo}	Corrente no indutor de saída da CEC
I_p	Corrente de pico da fundamental da corrente
I_{pn}	Corrente de pico da n -ésima harmônica de corrente
i_{pv}	Corrente no módulo fotovoltaico
I_{pv}	Corrente média no módulo fotovoltaico
i_{rede}	Corrente na rede elétrica
I_{rrm}	Corrente máxima de recuperação reversa
i_{S1}	Corrente no interruptor S_1
i_{S2}	Corrente no interruptor S_2
K_{amp}	Ganho da etapa amplificadora
k_c	Ganho do controlador PI
K_{iLf}	Ganho do sensor da corrente do indutor de entrada da CEC
K_{max}	Ganho máximo do filtro
k_r	Ganho da parcela ressonante do controlador PIR
K_{vbus}	Ganho do sensor da tensão do barramento cc
K_{vCo}	Ganho do sensor da tensão do capacitor de saída da CEC
L_{esl}	Indutância série equivalente
L_f	Indutor do filtro de entrada
L_o	Indutor de saída da CEC
M_{boost}	Ganho do conversor no modo boost
M_{buck}	Ganho do conversor no modo buck

MF	Margem de fase
n	Ordem da harmônica
p_{cb}	Potência no capacitor do barramento cc
p_{Co}	Potência no capacitor de saída da CEC
P_{comu}	Perdas de comutação
P_{cond}	Perdas de condução
P_{in}	Potência média na entrada do conversor
p_{in}	Potência alternada na entrada do inversor
p_{pa1}	Potência alternada da frequência da rede
p_{pa2}	Potência alternada do dobro da frequência da rede
P_{pc}	Potência contínua da rede
p_{pv}	Potência no módulo fotovoltaico
P_{pv}	Potência média no módulo fotovoltaico
p_{rede}	Potência da rede elétrica
P_{Rod}	Perdas no resistor do ramo de amortecimento
P_{rr}	Perdas de recuperação reversa
P_{S1}	Perdas no interruptor S_1
P_{S2}	Perdas no interruptor S_2
PWM	Ganho do modulador PWM
Q	Fator de Qualidade do filtro passa banda
Q_{rr}	Carga de recuperação reversa
$R_{critico}$	Resistor crítico para $Q=0,5$
$R_{DS(on)}$	Resistência de condução do interruptor
R_{esr}	Resistência série equivalente
R_{od}	Resistor do ramo de amortecimento
$t_{d(off)}$	Tempo de <i>delay</i> do bloqueio do interruptor
$t_{d(on)}$	Tempo de <i>delay</i> do acionamento do interruptor
T_{max}	Amplitude máxima da admitância
t_{off}	Tempo de bloqueio do interruptor
t_{on}	Tempo de acionamento do interruptor
t_{rr}	Tempo de recuperação reversa
T_s	Período de comutação
V_0	Tensão média presente na rede

v_{bus}	Tensão do barramento cc
V_{bus}	Tensão média no barramento cc
v_{Co}	Tensão no capacitor de saída da CEC
V_{Co}	Tensão média no capacitor de saída da CEC
v_{Lo}	Tensão no indutor de saída da CEC
V_{oRef}	Referência para tensão de saída da CEC
V_p	Tensão de pico da fundamental da tensão
V_{pn}	Tensão de pico da n -ésima harmônica de tensão
v_{pv}	Tensão no módulo fotovoltaico
v_{rede}	Tensão da rede elétrica
v_{S1}	Tensão no interruptor S_1
v_{S2}	Tensão no interruptor S_2
Y_{cap}	Função transferência do modelo do capacitor
Z_{in}	Impedância de entrada
$Z_{o(eq)}$	Impedância equivalente na saída da CEC
ΔE_{Co}	Variação de energia no capacitor de saída da CEC
ΔI_{Lo}	Valor da ondulação de corrente no indutor de saída da CEC
$\Delta I_{Lo,af}$	Valor da ondulação de alta frequência corrente no indutor de saída da CEC
$\Delta V_{bus\%}$	Porcentagem da ondulação de tensão no barramento cc
ΔV_{Cf}	Variação de tensão no capacitor do filtro de entrada
ΔV_{Co}	Valor da ondulação de tensão no capacitor de saída da CEC
$\eta_{teórico}$	Rendimento teórico
θ	Fase da tensão
ϕ	Fase da corrente
ω_0	Frequência angular da rede
ω_a	Frequência angular de ressonância do filtro passa alta
ω_b	Frequência angular de ressonância do filtro passa baixa
ω_c	Frequência angular de ressonância do filtro
ω_{FPA}	Frequência angular de corte do filtro passa alta
ω_{FPB}	Frequência angular de corte do filtro passa baixa
ω_r	Frequência de ressonância do controlador PIR
ω_z	Frequência do controlador PI

SUMÁRIO

1	INTRODUÇÃO.....	23
1.1	APRESENTAÇÃO DO PROBLEMA	24
1.1.1	Capacitores eletrolíticos	24
1.1.2	Ondulação de tensão no barramento cc	27
1.2	DESACOPLAMENTO ATIVO DE POTÊNCIA	28
1.3	PROPOSTA DO TRABALHO	30
1.4	ESTRUTURA DO DOCUMENTO	32
2	APRESENTAÇÃO DO SISTEMA ESTUDADO	33
2.1	ONDULAÇÃO DE POTÊNCIA.....	33
2.2	DESACOPLAMENTO DE POTÊNCIA	42
2.3	CONVERSOR ESCOLHIDO	44
2.4	PRÍNCÍPIO DE OPERAÇÃO.....	45
2.5	DIMENSIONAMENTO	49
2.5.1	Ondulação no capacitor de saída.....	51
2.5.2	Limites máximo e mínimo para o capacitor de saída.....	52
2.5.3	Ondulação de corrente e indutor de saída.....	54
2.5.4	Ramo de amortecimento	57
2.5.5	Filtro de entrada	58
2.5.6	Projeto dos componentes passivos.....	60
2.5.6.1	Capacitor C_o	61
2.5.6.2	Indutor L_o	61
2.5.6.3	Capacitor do ramo de amortecimento C_{od}	61
2.5.6.4	Resistor do ramo de amortecimento R_{od}	61
2.5.6.5	Filtro de entrada.....	62
2.6	PERDAS E RENDIMENTO TEÓRICO.....	63
2.6.1	Perdas nos interruptores.....	63

2.6.1.1	<i>Perdas por condução</i>	64
2.6.1.2	<i>Perdas por comutação</i>	64
2.6.1.3	<i>Perdas por recuperação reversa do diodo intrínseco</i>	65
2.6.2	Perdas nos elementos passivos	67
2.6.3	Rendimento teórico	68
2.7	CONCLUSÃO DO CAPÍTULO	69
	3 MODELAGEM E CONTROLE	71
3.1	APRESENTAÇÃO DO CONTROLE.....	77
3.2	OBTENÇÃO DOS MODELOS MATEMÁTICOS.....	80
3.2.1	Admitância $Y(s)$	80
3.2.2	Planta $G_{vcod}(s)$	80
3.2.3	Planta $G_{ilfvo}(s)$	85
3.3	PROJETO DOS FILTROS	88
3.4	PROJETO DOS COMPENSADORES	89
3.4.1	Controlador da tensão média de V_o	89
3.4.2	Controlador da correção da ondulação do barramento	92
3.4.3	Implementação digital	95
3.5	CONCLUSÃO DO CAPÍTULO	96
	4 SIMULAÇÕES	98
4.1	SIMULAÇÃO EM SPICE.....	104
4.2	IMPENDÂNCIA DA CEC.....	115
4.3	CONCLUSÃO DO CAPÍTULO	125
	5 CONCLUSÃO	127
	REFERÊNCIAS	129
	APÊNDICE A – PROJETO DOS FILTROS UTILIZADOS NA	
	AQUISIÇÃO DE SINAL	135

APÊNDICE B – DETERMINAÇÃO DA IMPEDÂNCIA DE ENTRADA EM MALHA FECHADA DA CDP COM CONTROLE DE CORRENTE DESABILITADO.....	138
--	------------


1 INTRODUÇÃO

A definição mais aceita na atualidade é de que o primeiro capacitor surgiu em meados de 1740, de uma experiência conhecida como Jarro de Leyden. Essa descoberta despertou interesse de muitos estudiosos, inclusive Michael Faraday, o qual dá nome à unidade de medida da capacitância, o farad. Desde sua concepção, o capacitor segue basicamente a mesma forma padrão até os dias atuais, e foi muito importante para o desenvolvimento do telefone, do rádio, do televisor e de outras importantes tecnologias [1].

O capacitor é um item fundamental para o funcionamento de diversos sistemas eletrônicos, como utilização em filtros para conexão com a rede elétrica, regulação da tensão de barramentos de corrente contínua (cc), *drives* de sistemas de iluminação, conversores para acionamento de motores, filtros de sinal, correção de fator de potência, compensação de reativos, entre outras diversas aplicações [2]–[5].

Em conversores monofásicos conectados à rede elétrica o capacitor é de extrema importância, pois realiza o desacoplamento entre a parcela alternada (ca) da potência processada no lado da rede elétrica e a parcela contínua (cc) que pode ser uma fonte ou uma carga. O capacitor do barramento trabalha com a parcela de potência alternada necessária para complementar o fluxo de potência existente no sistema [6]. A Figura 1.1 apresenta uma comparação entre diversas tecnologias de capacitores existentes hoje na indústria (pontos mais externos do gráfico são melhores).

Figura 1.1 – Comparação dos principais tipo de capacitores utilizados em barramentos cc.



Fonte: [3]

Sabendo da sua grande usabilidade, diversas tecnologias de construção são utilizadas em capacitores. Os tipos de capacitores mais utilizados são os capacitores Eletrolíticos de Alumínio (AL-Caps), os capacitores de Filme de Polipropileno Metalizado (MPPF-Caps) e capacitores de Multicamadas Cerâmicas (MLC-Caps). Cada tipo de capacitor apresenta características específicas que beneficiam certa aplicação [3].

Como mostrado na Figura 1.1, capacitores que possuem maior área no gráfico podem ser considerados melhores, e no caso dos capacitores eletrolíticos, estes apresentam maior densidade de energia, e, uma vez que a aplicação em barramentos cc necessita da troca de grande quantidade de energia entre o barramento e a rede elétrica, os AL-Caps destacam-se naturalmente. Além disso, por possuírem menores custos, são geralmente escolhidos na maioria dos casos [7]–[9].

1.1 APRESENTAÇÃO DO PROBLEMA

1.1.1 Capacitores eletrolíticos

Capacitores eletrolíticos são amplamente utilizados em conversores conectados à rede elétrica devido suas características propícias para realizar o desacoplamento de potência entre os estágios do conversor. Porém, um ponto negativo dos capacitores eletrolíticos é sua baixa vida útil quando comparada com outros componentes dos conversores. O capacitor acaba sendo um dos principais pontos de falha do projeto de sistemas elétricos. Essa reduzida vida útil acaba sendo incompatível com o restante do sistema, como por exemplo em aplicações de geração fotovoltaica, em que os módulos têm vida útil estimada de 25 anos, e o capacitor eletrolítico diminui a estimativa de vida útil do conversor para valores entre 10 e 15 anos [10]–[14].

Além da reduzida vida útil, como mostra a Figura 1.1, capacitores eletrolíticos também apresentam altos valores de resistência série equivalente (do inglês: *Equivalent Series Resistance* - ESR) acarretando um maior fator dissipativo (do inglês: *Dissipation Factor* – DF) o que torna-se prejudicial em operações com elevados valores eficazes de corrente. Também se observa que os capacitores eletrolíticos não apresentam resposta dinâmica adequada em frequências mais altas, ficando limitados a utilizações em baixa frequência [3], [15].

A Figura 1.2, mostra um modelo de circuito equivalente para um capacitor. Observa-se a presença de três propriedades: a capacitância propriamente dita (C_x), a resistência série equivalente (R_{esr}) e a indutância série equivalente (L_{est}).


Figura 1.2 – Circuito equivalente de um capacitor.



Fonte: elaborado pelo autor

O circuito série equivalente é o resultado da associação dessas três propriedades, culminando em uma impedância cujo diagrama de Bode é apresentado na Figura 1.3.

Figura 1.3 – Característica típica do módulo da impedância do capacitor.



Fonte: elaborado pelo autor

É possível perceber que a impedância do capacitor apresenta um comportamento que divide a resposta em frequência em três regiões:

- região 1 ($f < f_1$) determina a banda capacitiva;
- região 2 ($f_1 < f < f_2$) apresenta a predominância da resistência série equivalente;
- região 3, ($f > f_2$) destaca a influência da parcela indutiva.

Ainda de acordo com a Figura 1.1, nota-se que os MLC-Caps apresentam a melhor resposta em frequência, porém também apresentam custo elevado, além de menores valores de capacitância e densidade de energia. Nesse contexto, os MLC-Caps são normalmente utilizados em conjunto com outras tecnologias de capacitores que apresentam maiores capacitâncias.

A partir da Tabela 1.1 é possível visualizar os valores típicos da faixa de frequência de operação dos três tipos de capacitores considerados. É possível perceber que o AL-Caps são os que apresentam a Região 1 mais estreita, evidenciando o fato de que, em frequências acima de 10 kHz, passam a ter maior influência da resistência série equivalente, perdendo a característica capacitiva.


Tabela 1.1 – Valores típicos das faixas de frequência de operação dos três diferentes tipos de capacitores Al-Cap, MPPF-Cap e MLC-Cap.

Tipo	f_1	f_2
AL-Caps	10 kHz	100 kHz
MPPF-Caps	88,5 kHz	99,4 kHz
MLC-Caps	225 kHz	300 kHz

Fonte: [16]

Os AL-Caps também sofrem interferências devido à temperatura de operação. Tal como pode ser visto na Figura 1.4, sob temperaturas mais baixas a impedância do capacitor possui resposta resistiva maior, isso faz com que a banda de frequência onde o comportamento do capacitor é puramente capacitivo se torne menor, passando por uma região resistiva antes de voltar a ser capacitiva. Isso ocorre devido ao fato de resistência série equivalente do capacitor ser fortemente dependente da temperatura, que por sua vez afeta a mobilidade dos íons do eletrólito [13], [17], [18].

Figura 1.4 – Resposta em frequência do módulo da impedância de um capacitor eletrolítico para diferentes valores de temperatura.



Fonte: [17]


1.1.2 Ondulação de tensão no barramento cc

Com o intuito de analisar as influências da ondulação de tensão no barramento cc de conversores conectados à rede elétrica, optou-se por abarcar uma aplicação com grande relevância no atual cenário de eletrônica de potência. O aumento mundial da demanda de energia tornou a geração de energia fotovoltaica um tema de grande visibilidade, resultando em investimentos massivos em pesquisa e aumento significativo de investimentos nessa área. Como consequência, as estimativas apontam para um crescimento da geração fotovoltaica superior às demais fontes renováveis [19], [20].

Com base no exposto, nesta dissertação será analisado um inversor fotovoltaico monofásico de dois estágios conectado à rede elétrica, cujos estágios cc-cc e cc-ca são interligados por meio de um barramento capacitivo de tensão que realiza o desacoplamento de potência entre os dois estágios de conversão.

A Figura 1.5 apresenta a estrutura do conversor fotovoltaico de dois estágios conectado à rede elétrica, em que o módulo fotovoltaico é responsável por gerar a energia do sistema, o primeiro estágio apresenta um conversor cc-cc responsável por realizar o rastreamento do ponto de máxima potência (do inglês: *Maximum Power Point Tracking* - MPPT), o capacitor C_b corresponde ao barramento cc e garante o desacoplamento de potência do primeiro para o segundo estágio, por sua vez formado por um conversor cc-ca (inversor), que controla o fluxo de potência injetado na rede elétrica.

Figura 1.5 – Configuração do inversor fotovoltaico de dois estágios conectado à rede elétrica.



Fonte: elaborado pelo autor

O capacitor do barramento cc é projetado para compensar a diferença de energia entre os dois estágios do conversor, dessa forma, idealmente, ele garante que a tensão do barramento se mantenha aproximadamente constante. De fato, a pulsação da potência injetada na rede

elétrica, inerente aos inversores monofásicos, faz com que o capacitor se carregue e descarregue ciclicamente, alterando, assim, a tensão sobre seus terminais e, conseqüentemente, a tensão do barramento cc.

A ondulação de tensão do barramento cc, caso apresente magnitude expressiva ($>5\%$), tem efeitos negativos sobre a operação do conversor. Por mais que o desacoplamento de potência seja cumprido, ondulações de tensão no barramento perturbam o funcionamento do MPPT do primeiro estágio, uma vez que essa ondulação é refletida nos terminais do módulo fotovoltaico, obrigando o conversor do primeiro estágio a realizar constantes correções em seu ponto de operação. Além disso, elevadas ondulações de tensão podem atrapalhar o estágio inversor, uma vez que tensões muito baixas no barramento exigem índices de modulação próximos do unitário, causando deformações na forma de onda da corrente injetada na rede elétrica e, por consequência, deteriorando sua distorção harmônica (do inglês: *Total Harmonic Distortion* – THD).

Para compensar estes efeitos negativos, uma alternativa consiste na elevação da capacitância do barramento cc, porém, como visto, AL-Caps tem vida útil reduzida, não sendo interessante utilizá-los, tampouco aumentar o volume e o custo do projeto por meio do emprego de grandes bancos MPPF-Caps. Diante desse cenário, formas de diminuir a ondulação de tensão do barramento cc utilizando capacitores menores vêm sendo desenvolvidas e abrangem muitos estudos, sendo que a utilização de associação de diferentes tipos de capacitores ou de técnicas alternativas para o controle do inversor tem causado avanços nessa área [21].


Outro método para diminuição da capacitância é realizando a adição de métodos ativos de desacoplamento de potência, conhecidos como Célula de Desacoplamento de Potência (CDP), que consistem em desviar o fluxo de potência alternada para outro elemento armazenador que não esteja conectado diretamente ao barramento cc.

1.2 DESACOPLAMENTO ATIVO DE POTÊNCIA

A literatura apresenta diversas formas de implementação de CDPs, via de regra analisadas e classificadas conforme critérios específicos [9], [22]–[24]. A CDP pode ser integrada ao sistema, muitas vezes utilizando componentes do próprio conversor já construído, o que proporciona vantagens como a diminuição da quantidade de componentes necessários, porém pode gerar maior complexidade de implementação e controle [18], [25].

As CDPs podem ser classificadas quanto ao tipo de conexão com o barramento cc, em paralelo ou em série, como mostra a Figura 1.6. No entanto, o conceito de desacoplamento em série pode não ser o mais adequado para algumas aplicações, pois embora a tensão do barramento cc referenciada ao lado do inversor seja corrigida, a ondulação de tensão de baixa frequência ainda permanece no barramento cc. Como resultado, o efeito da ondulação de tensão de baixa frequência continua a interferir do rendimento do MPPT dos módulos fotovoltaicos e precisa ser levado em consideração [15], [23].

Figura 1.6 – Configurações de ligação da CDP ao barramento cc: (a) paralelo ou (b) série.



Fonte: elaborado pelo autor

Quanto à forma de controle, muitos trabalhos avaliam o fluxo de potência entre os conversores para gerar a referência de controle necessária para transferir o fluxo da potência alternada do barramento cc para o capacitor de saída do CDP, seja utilizando transformada dq [26], capacitância virtual [27], filtros e controle ressonante [18], [28]–[33], entre outros.


Algumas metodologias de controle necessitam de informações sobre a potência processada pelo sistema. Essa informação pode ser obtida pela leitura da tensão e corrente no barramento cc, ou em algum outro estágio do conversor. A aquisição de informações pode requerer alterações no conversor original, sendo considerada uma técnica invasiva e classificada como dependente. Técnicas que não necessitam realizar alterações na construção do conversor são classificadas como independentes, uma vez que podem ser adicionadas externamente ao inversor [34].

Analisando a construção da CDP, diversas topologias de conversores cc-cc podem ser utilizadas para controlar a transferência de energia entre o barramento cc e o capacitor da saída da CDP. As topologias comumente utilizadas são do tipo buck [35]–[38], boost [39]–[41], buck-

boost [42] e ponte completa [43], [44], por se tratarem de topologias clássicas, amplamente conhecidas e com baixo número de componentes.

A Figura 1.7 mostra uma categorização das principais características das CDPs, em que se observa a diversidade de formas de implementação desse tipo de sistema.

Figura 1.7 – Classificação das técnicas de desacoplamento de potência.



Fonte: elaborado pelo autor

1.3 PROPOSTA DO TRABALHO

A proposta desta dissertação é construir um conversor cc-cc bidirecional capaz de emular o comportamento de um capacitor por meio do controle de sua corrente de entrada, tendo por referência o valor gerado pela aplicação da tensão de entrada em uma função de transferência que represente a admitância de um capacitor típico criando desta forma uma Célula de Emulação de Capacitância (CEC).

Busca-se construir um sistema que não necessite de nenhuma informação ou medida obtida de forma invasiva ao sistema original, tendo apenas a informação da tensão do barramento cc onde o dispositivo será conectado. Essa independência do sistema permite que o dispositivo seja “*Plug-and-Play*” [30], [45], podendo ser utilizado para substituir capacitores eletrolíticos em inversores já construídos, sem necessidades de grandes alterações na

configuração do sistema original. Por mais que ainda seja necessário utilizar um capacitor físico no barramento cc para garantir estabilidade e filtragem das componentes de alta frequência geradas pela comutação do inversor [28], a capacitância envolvida é reduzida, possibilitando o emprego de tecnologias de capacitores com elevada vida útil.

A principal contribuição proposta é a estratégia de controle, que não foca na correção de apenas uma componente de ondulação, mas sim de uma banda do espectro de frequência que engloba também frequências maiores do que a frequência da ondulação de tensão, que geralmente é preponderante no dobro da frequência da rede. Nesse sentido, o sistema proposto comporta-se como um capacitor eletrônico capaz de filtrar ondulações de tensão até o limite de frequência da banda passante da malha de controle.


A emulação de um capacitor real baseado no modelo equivalente apresentado na Figura 1.2 é necessário, uma vez que uma capacitância ideal (apenas a parcela capacitiva do modelo) não é possível, por faz-se necessário a presença de polos na função de transferência que gera a referência da corrente de entrada do conversor. Além disso limitações de construção e controle também impossibilitam a construção de um capacitor eletrônico com banda capacitiva infinita. Porém, controlar a frequência de ressonância do modelo, diminuindo a componente indutiva é uma possibilidade que aumentaria a banda de frequência onde o conversor opera como uma capacitância pura, porém, necessitaria maiores frequências de comutação e controles mais rápidos.

O avanço no desenvolvimento de novas tecnologias de interruptores utilizando materiais como carbeto de silício (do inglês: *Silicon Carbide* - SiC) e nitreto de gálio (do inglês: *Gallium Nitride* - GaN), que permitem comutações com frequências muito altas, é um dos processos que permitiriam o avanço de técnicas de emulação de componentes passivos em amplas faixas de frequência [46], [47].

A configuração escolhida para este trabalho é apresentada na Figura 1.8 e representa um inversor fotovoltaico conectado à rede elétrica com a adição da CEC em paralelo com barramento cc.

Vale destacar que o uso da CEC não está limitado a inversores conectados à rede elétrica, havendo destaque para outras aplicações, como utilização em retificadores para correção de fator de potência (PFC) [48], [49] e compensadores para transientes de carga em módulos reguladores de tensão, adicionando inércia à tensão do barramento e evitando afundamentos e elevações [50], [51], entre outras aplicações.

Figura 1.8 – Configuração do inversor fotovoltaico conectado à rede elétrica com CEC em paralelo com o barramento cc.



Fonte: elaborado pelo autor

1.4 ESTRUTURA DO DOCUMENTO

Neste documento são apresentados cinco capítulos, sendo este primeiro, introdutório, contendo a contextualização do problema central que motiva o desenvolvimento deste trabalho.

O capítulo 2 engloba a apresentação do sistema estudado, bem como o conceito de ondulação de potência e desacoplamento de potência em conversores conectados à rede elétrica, além de apresentar as possibilidades e razões para escolha do conversor proposto. Também apresenta seu princípio de funcionamento e conceitos necessários para realizar o dimensionamento do sistema. Por fim, apresenta uma estimativa das perdas e do rendimento teórico do sistema.

No capítulo 3 é apresentada a modelagem do conversor escolhido, bem como é descrita a estratégia proposta para realizar o controle da CEC. Também detalha-se o projeto dos filtros necessários ao funcionamento do sistema e o projeto dos controladores.


O capítulo 4 apresenta os resultados de simulação realizados para elucidar o conceito da estratégia de controle proposta. As simulações são realizadas no *software* LTspice XVII, tendo sido executadas a partir do uso do modelo *spice* dos interruptores e outros componentes do conversor proposto, juntamente com a simulação da implementação digital do controle.

No capítulo 5 são apresentadas as conclusões obtidas dos resultados encontrados no decorrer do desenvolvimento do documento.

2 APRESENTAÇÃO DO SISTEMA ESTUDADO

O sistema de geração fotovoltaico conectado à rede elétrica estudado neste documento é apresentado na Figura 2.1 e consiste em um microinversor monofásico de dois estágios conectado à rede elétrica.

Figura 2.1 – Sistema fotovoltaico conectado à rede elétrica.



Fonte: elaborado pelo autor

A utilização de microinversores fotovoltaicos vem se tornando uma tendência mundial, uma vez que apresentam diversas qualidades, como modularidade, maior rendimento do MPPT, possibilidade de menor investimento inicial, maior imunidade a sombreamentos parciais e, conseqüentemente, melhor aproveitamento da energia gerada [9]. O microinversor é composto por dois estágios de conversão, sendo o primeiro composto por um conversor cc-cc responsável por adequar os níveis de tensão gerados pelo módulo fotovoltaico aos valores necessários ao barramento cc e, também, realizar o MPPT. O segundo é o estágio inversor, que adequa a potência gerada para que esta seja injetada na rede elétrica em conformidade com as exigências das normas vigentes. O segundo estágio também é responsável por controlar o valor médio da tensão do barramento cc, controlando o fluxo da potência injetada na rede.


O microinversor estudado é baseado no trabalho desenvolvido em [2], em que é apresentado um microinversor com potência nominal de 250 W conectado à rede elétrica com tensão eficaz de 220 V e frequência de 60 Hz.

2.1 ONDULAÇÃO DE POTÊNCIA

A potência instantânea injetada em uma rede elétrica pode ser definida como o produto da tensão da rede pela corrente injetada. Essa condição pode ser observada na Figura 2.2, sendo descrita por:

$$p_{rede}(t) = v_{rede}(t)i_{rede}(t). \quad (2.1)$$

Figura 2.2 – Fluxo da potência no microinversor fotovoltaico conectado à rede elétrica.



Fonte: elaborado pelo autor

Sendo a tensão $v_{rede}(t)$ e a corrente $i_{rede}(t)$ funções periódicas, estas podem ser representadas por uma série de Fourier, que descreve o sinal pela soma de uma componente contínua adicionada ao somatório de todas as suas componentes harmônicas:

$$v_{rede}(t) = V_0 + \sum_{n=1}^{\infty} V_{pn} \cos(n\omega_0 t - \theta_n), \quad (2.2)$$

$$i_{rede}(t) = I_0 + \sum_{n=1}^{\infty} I_{pn} \cos(n\omega_0 t - \phi_n), \quad (2.3)$$

sendo V_0 e I_0 , respectivamente, as componentes contínuas da tensão e da corrente presentes na rede, n a ordem das componentes harmônicas, V_{pn} e I_{pn} as amplitudes das componentes harmônicas de tensão e de corrente, θ_n e ϕ_n os respectivos ângulos de fase inicial de cada componente harmônica de tensão e de corrente e ω_0 a frequência angular da componente fundamental da tensão da rede, descrita em rad/s e definida como $\omega_0 = 2\pi f_r$ sendo f_r a frequência fundamental da rede em Hz com período equivalente a $T_r = 1 / f_r$ [52].

Dessa forma, a potência instantânea injetada na rede elétrica pode ser expressa por:

$$p_{rede}(t) = V_0 I_0 + a_1 V_0 + a_2 I_0 + a_3, \quad (2.4)$$

considerando os coeficientes a_1 , a_2 e a_3 definidos por:

$$a_1 = \sum_{n=1}^{\infty} I_{pn} \cos(n\omega_0 t - \phi_n), \quad (2.5)$$

$$a_2 = \sum_{n=1}^{\infty} V_{pn} \cos(n\omega_0 t - \phi_n), \quad (2.6)$$

$$a_3 = \sum_{n=1}^{\infty} V_{pn} I_{pn} \cos(n\omega_0 t - \theta_n) \cos(n\omega_0 t - \phi_n). \quad (2.7)$$

Partindo da equação (2.7), aplicando-se as identidades trigonométricas apresentadas em (2.8) e (2.9), e realizando as devidas manipulações matemáticas necessárias, as quais são mais bem descritas em [53], é possível chegar a expressão para o coeficiente a_3 :

$$\cos(\alpha \pm \beta) = \cos(\alpha) \cos(\beta) \mp \sin(\alpha) \sin(\beta), \quad (2.8)$$

$$\cos^2(\alpha), \sin^2(\alpha) = \frac{1 \pm \cos(2\alpha)}{2}, \quad (2.9)$$

$$a_3 = \sum_{n=1}^{\infty} \frac{V_{pn} I_{pn}}{2} [\cos(\theta_n - \phi_n) + \cos(2n\omega_0 t - \theta_n - \phi_n)]. \quad (2.10)$$

Com isso, tem-se que a potência instantânea injetada na rede elétrica pode ser reescrita como:

$$\begin{aligned} p_{rede}(t) &= V_0 I_0 + \sum_{n=1}^{\infty} \frac{V_{pn} I_{pn}}{2} \cos(\theta_n - \phi_n) \\ &+ \sum_{n=1}^{\infty} [V_0 I_{pn} \cos(n\omega_0 t - \phi_n) + I_0 V_{pn} \cos(n\omega_0 t - \theta_n)] \\ &+ \sum_{n=1}^{\infty} \frac{V_{pn} I_{pn}}{2} \cos(n2\omega_0 t - \theta_n - \phi_n). \end{aligned} \quad (2.11)$$

Observando a equação (2.11), é possível perceber que a potência instantânea é formada por três componentes principais: uma componente de potência média P_{pc} e duas componentes de potência alternada, sendo uma, $\tilde{p}_{pa1}(t)$, formada pelo somatório das harmônicas da componente fundamental ($n\omega_0$) e outra, $\tilde{p}_{pa2}(t)$, formada pelas componentes múltiplas do dobro da frequência fundamental ($2n\omega_0$). Assim, pode-se escrever:


$$P_{pc} = V_0 I_0 + \sum_{n=1}^{\infty} \frac{V_{pn} I_{pn}}{2} \cos(\theta_n - \phi_n), \quad (2.12)$$

$$\tilde{p}_{pa1}(t) = \sum_{n=1}^{\infty} [V_0 I_{pn} \cos(n\omega_0 t - \phi_n) + I_0 V_{pn} \cos(n\omega_0 t - \theta_n)], \quad (2.13)$$

$$\tilde{p}_{pa2}(t) = \sum_{n=1}^{\infty} \frac{V_{pn} I_{pn}}{2} \cos(n2\omega_0 t - \theta_n - \phi_n). \quad (2.14)$$

A Figura 2.3 mostra o exemplo de uma rede elétrica com tensão $v_{rede}(t)$ que contém apenas sua componente fundamental, e de uma corrente elétrica $i_{rede}(t)$ que contém uma componente fundamental acrescida de harmônicas até 5ª ordem e com defasagem ϕ_n .

Figura 2.3 – Influência das harmônicas de corrente e da defasagem na potência entregue à rede elétrica.



Fonte: elaborado pelo autor

É possível observar, na potência instantânea resultante, a presença da parcela contínua P_{pc} e da parcela senoidal com o dobro da frequência das componentes de corrente e de tensão $\tilde{p}_{pa2}(t)$. A parcela que representa as harmônicas múltiplas da fundamental $\tilde{p}_{pa1}(t)$ não pode ser observada, uma vez que nem a tensão e nem a corrente apresentam componentes contínuas, neste exemplo.

Também é possível observar na Figura 2.3 que, devido à diferença entre as fases θ_n e ϕ_n da tensão e da corrente, ocorre a redução da amplitude da parcela contínua da potência, resultando em momentos em que a potência instantânea é negativa. Isso significa que no intervalo em que a potência é positiva (destacada na imagem em azul) o barramento cc está entregando energia para a rede elétrica, enquanto no intervalo em que é negativa (destacado em vermelho na imagem) o barramento cc acaba absorvendo energia da própria rede.

Para mitigar essas anomalias e garantir a qualidade e estabilidade da rede elétrica, normas nacionais (NBR16149) e internacionais (IEEE 929 e IEC61727) estipulam limites para a injeção de componentes harmônicas na rede elétrica. A presença de valores médios de tensão e corrente podem ocasionar a saturação dos transformadores do sistema de distribuição, acarretando o colapso do sistema elétrico [53], [54]. Partindo desse ponto, pode-se considerar os valores de V_0 e I_0 nulos nas análises doravante apresentadas, o que por sua vez anula o termo $\tilde{p}_{pa1}(t)$.

Inversores fotovoltaicos conectados à rede elétrica devem ser equipados com circuitos para realizar detecção de fase da tensão, conhecidos como PLL (do inglês: *Phase Locked Loop*), garantindo o sincronismo entre a tensão da rede e a corrente nela injetada, ou seja, $\theta_n = \phi_n$. O uso desse tipo de sistema também garante que a referência de corrente contenha apenas a componente fundamental da tensão, permitindo a geração de um sinal de referência livre da influência das harmônicas presentes na tensão da rede elétrica [55].


Analisando o fluxo de potência do circuito da Figura 2.2, verifica-se que o módulo fotovoltaico fornece uma potência instantânea $p_{pv}(t)$ que é processada pelos dois estágios do inversor e injetada na rede elétrica.

$$p_{pv}(t) = v_{pv}(t)i_{pv}(t) = P_{pv} \quad (2.15)$$

Assumindo-se que o algoritmo de rastreamento é capaz manter o módulo operando no ponto de máxima potência, para uma dada situação de temperatura e irradiância constantes, é plausível supor que o sistema fotovoltaico supre o barramento cc com potência P_{pv} igualmente constante. Assim sendo, como a potência injetada na rede elétrica é pulsante, como na Figura 2.3, e a potência fotogerada é constante, a diferença instantânea entre $p_{rede}(t)$ e P_{pv} deve ser suprida por um elemento armazenador de energia alocado no barramento cc. Esse elemento poderia ser tanto um capacitor quanto um indutor, porém a utilização de indutores não é vantajosa, pois apresentam maiores volume e custo quando comparados com capacitores [53].

A Figura 2.4 ilustra com maior clareza o fluxo de potência em cada estágio do inversor, a partir da qual se observa a potência média fornecida pelo módulo fotovoltaico ao barramento cc, a compensação da parcela alternada da potência pelo capacitor do barramento e, por fim, a potência injetada na rede elétrica com ambas as parcelas, cc e ca.

Figura 2.4 – Fluxo de potência entre os estágios do microinversor fotovoltaico.




Fonte: elaborado pelo autor

O capacitor do barramento é responsável por realizar o desacoplamento de potência entre os dois estágios do conversor. Durante o intervalo em que a potência entregue à rede é menor do que a potência fornecida pelo módulo fotovoltaico [$p_{rede}(t) < P_{pv}$], o capacitor armazena o excedente de energia e a tensão do barramento cc se eleva. Por outro lado, durante o intervalo em que a potência entregue à rede é maior do que a potência fornecida pelo módulo [$p_{rede}(t) > P_{pv}$], o capacitor devolve a energia previamente armazenada e a tensão do barramento cc se reduz.

Como mencionado anteriormente, a potência gerada pelo módulo fotovoltaico possui característica constante quando operando no ponto de máxima potência. Assim, considerando também que o conversor MPPT não apresenta perdas, é possível simplificar o primeiro estágio, reduzindo-o a uma fonte de corrente constante I_{pv} aplicada na entrada do inversor:

$$I_{pv} = \frac{P_{pv}}{V_{bus}}. \quad (2.16)$$

Figura 2.5 – Microinversor com a simplificação do primeiro estágio.



Fonte: elaborado pelo autor

Apesar de a potência injetada na rede elétrica poder ser composta por uma infinidade de componentes senoidais, a depender do conteúdo harmônico da tensão da rede e da corrente nela injetada, como evidenciado em (2.11), a componente preponderante da pulsação de potência provém da multiplicação das componentes fundamentais de tensão e corrente, e resulta em uma componente alternada de potência com o dobro da frequência fundamental. Assim, na maior parte dos estudos na área, a potência entregue à rede elétrica é calculada a partir do produto de uma tensão senoidal na frequência fundamental com uma corrente senoidal na frequência fundamental em fase com a tensão, tal que a equação pode ser simplificada e expressa por:

$$p_{rede}(t) = \frac{V_p I_p}{2} + \frac{V_p I_p}{2} \cos(2\omega_0 t), \quad (2.17)$$

sendo que V_p e I_p os valores de pico das componentes fundamentais da tensão e da corrente da rede elétrica, respectivamente.

Com já esperado, é possível perceber que existe a parcela de potência contínua referente à potência média entregue a rede elétrica e a presença de uma parcela de mesmo valor, que oscila no dobro da frequência fundamental:

$$P_{pc} = \frac{V_p I_p}{2}, \quad (2.18)$$

$$\tilde{p}_{pa2} = \frac{V_p I_p}{2} \cos(2\omega_0 t). \quad (2.19)$$

Analisando o fluxo de potência da Figura 2.5, percebe-se que a potência injetada na rede é resultante da soma entre a potência fornecida pelo módulo fotovoltaico e a potência processada pelo capacitor, ou seja:

$$p_{rede}(t) = p_{pv}(t) + p_{Cb}(t). \quad (2.20)$$

A equação (2.20) pode ser reescrita em função dos valores de tensão e de corrente:

$$p_{rede}(t) = I_{pv} v_{Cb}(t) + i_{Cb}(t) v_{Cb}(t) \quad (2.21)$$

Assim, utilizando a relação de volt-ampere para a corrente no capacitor, tem-se:

$$p_{rede}(t) = I_{pv}v_{Cb}(t) + v_{Cb}(t)C_b \frac{dv_{Cb}(t)}{dt}. \quad (2.22)$$

Colocando-se o termo referente à tensão do capacitor em evidência, tem-se:

$$p_{rede}(t) = v_{Cb}(t) \left(I_{pv} + C_b \frac{dv_{Cb}(t)}{dt} \right). \quad (2.23)$$

A tensão sobre o capacitor é composta pela soma de duas componentes: uma equivalente ao valor médio V_{bus} , e outra referente à componente alternada da ondulação $\tilde{v}_{Cb}(t)$.

Portanto:

$$v_{Cb}(t) = V_{bus} + \tilde{v}_{Cb}(t). \quad (2.24)$$

Assim, substituindo (2.24) em (2.23), e suprimindo os termos de segunda ordem resultantes da multiplicação de dois termos de variação (baixa amplitude), obtém-se:

$$p_{rede}(t) = V_{bus}I_{pv} + \tilde{v}_{Cb}(t)I_{pv} + V_{bus}C_b \frac{d\tilde{v}_{Cb}(t)}{dt}. \quad (2.25)$$

Da mesma forma que a potência fornecida à rede, a potência de entrada pode ser decomposta em duas componentes, sendo uma componente contínua P_{in} e uma componente alternada \tilde{p}_{in} , descritas por:

$$P_{in} = V_{bus}I_{pv}, \quad (2.26)$$

$$\tilde{p}_{in}(t) = \tilde{v}_{Cb}(t)I_{pv} + V_{bus}C_b \frac{d\tilde{v}_{Cb}(t)}{dt}. \quad (2.27)$$

Desconsiderando as perdas dos estágios e conversão de energia, pode-se assumir que a potência de entrada é inteiramente entregue à rede elétrica, ou seja:

$$p_{in}(t) = p_{rede}(t) \quad (2.28)$$

Portanto, é possível igualar os termos referentes aos valores médios das potências de entrada e de saída, concluindo que a potência total gerada pelo sistema fotovoltaico deve ser igual a potência média injetada na rede elétrica, ou seja:

$$P_{pv} = P_{pc} = \frac{V_p I_p}{2}. \quad (2.29)$$

O mesmo raciocínio deve valer para a parcela alternada da potência:

$$\begin{aligned} \tilde{p}_{in} &= \tilde{p}_{pa2}, \\ \tilde{v}_{Cb}(t) I_{pv} + V_{bus} C_{bus} \frac{dv_{Cb}(t)}{dt} &= \frac{V_p I_p}{2} \cos(2\omega_0 t). \end{aligned} \quad (2.30)$$

Resolvendo a equação diferencial obtida em (2.30), a qual foi apresentada em [53], obtém-se:

$$\tilde{v}_{cb}(t) = \frac{V_p I_p}{2} \left[\frac{I_{pv} \cos(2\omega_0 t) + 2\omega_0 V_{bus} C_b \sin(2\omega_0 t)}{I_{pv}^2 + (2\omega_0 V_{bus} C_b)^2} \right]. \quad (2.31)$$

Vale lembrar que essa equação (2.31) é obtida considerando que a tensão e a corrente da rede estão livres de componentes harmônicas e estão em fase. Apesar de ser uma simplificação, ao considerar as restrições de qualidade de energia impostas pelas normas que regem os sistemas fotovoltaicos conectados à rede, (2.31) acaba sendo válida sem muitas perdas de fidelidade.

Outra aproximação possível tem relação com os termos de (2.31). Usualmente, com base nos parâmetros de projeto, tem-se que:

$$I_{pv} \ll 2\omega_0 V_{bus} C_b. \quad (2.32)$$

Portanto, (2.31) pode ser simplificada, sendo reescrita como:

$$\tilde{v}_{cb}(t) = \frac{P_{pv} \sin(2\omega_0 t)}{2\omega_0 V_{bus} C_b}. \quad (2.33)$$


A equação (2.33) descreve a variação da ondulação de tensão presente no barramento cc, a partir da qual se observa o comportamento senoidal no dobro da frequência da rede. Desse modo, a amplitude da variação pode ser obtida quando $\tilde{v}_{cb}(t)$ atinge seu valor máximo, ou seja, quando $\sin(2\omega_0 t) = 1$. Consequentemente, a variação de tensão sobre o capacitor ΔV_{bus} é considerada como sendo o valor pico-a-pico, isto é, o dobro da amplitude:

$$\Delta V_{bus} = \frac{P_{pv}}{\omega_0 V_{bus} C_b}. \quad (2.34)$$

2.2 DESACOPLAMENTO DE POTÊNCIA

O capacitor presente no barramento cc é importante para que, além de fornecer o fluxo de potência alternada necessário para injeção da rede elétrica, realizando o desacoplamento de potência entre a fonte cc e a rede ca, garanta uma tensão aproximadamente contínua no barramento cc, preferencialmente com baixa ondulação. Valores de ondulação muito altos podem afetar a qualidade da corrente injetada na rede, além de prejudicar o MPPT, uma vez que a tensão do barramento cc é refletida para o lado do módulo fotovoltaico e gera a necessidade de correções constantes por parte do algoritmo de rastreamento, como mostra a Figura 2.6, em que se apresentam as curvas da corrente e da potência geradas pelo módulo em função da tensão do barramento cc.

Figura 2.6 – Influência da ondulação da tensão do barramento cc sobre o ponto de máxima potência.




Fonte: elaborado pelo autor

A principal componente de potência alternada presente no barramento acaba sendo a ondulação com o dobro da frequência da rede, portanto, o capacitor do barramento pode ser dimensionado utilizando como critério de projeto a proporção da ondulação de tensão desejada ($\Delta V_{bus\%}$). Isolando-se C_b em (2.34), encontra-se a equação para o dimensionamento do capacitor do barramento:

$$C_b = \frac{P_{pv}}{\omega_0 V_{bus}^2 \Delta V_{bus\%}}. \quad (2.35)$$

A Figura 2.7 mostra a variação do valor de capacitor necessário para obter determinado valor de ondulação de tensão no barramento. Considerando um conversor com especificações de 250 W de potência, 420 V de tensão de barramento, tensão da rede de 60 Hz, para obter uma ondulação de 8%, ou seja, aproximadamente 33,6 V, é necessário um capacitor de aproximadamente 47 μF . Esse valor é mostrado no gráfico como o ponto de operação um (PO_1). Para reduzir a ondulação de tensão para 1%, faz-se necessário um capacitor de 375 μF , destacado no gráfico como PO_2 .

Figura 2.7 – Variação dado valor de capacitância em função da ondulação de tensão do barramento com destaque para os pontos no valor de 1% e 8%.



Fonte: elaborado pelo autor

Para atingir baixos valores de ondulação, faz-se necessário a utilização de grandes valores de capacitor, sendo que, dentre os principais tipos de capacitores (eletrolíticos, de filme e cerâmicos), os capacitores eletrolíticos são os que apresentam melhores características para esse caso, uma vez que possuem a maior densidade de energia e baixo custo. Porém, como já mencionado, capacitores eletrolíticos acabam limitando a vida útil dos conversores.


A alternativa é a utilização de capacitores de filme, que apresentam maior vida útil, garantindo maior durabilidade ao sistema. Contudo, devido a menor densidade de energia e maiores custos, busca-se modos de reduzir o valor de capacitância necessária para obter baixas ondulações no barramento. É nesse cenário que os métodos de desacoplamento ativo de potência surgem como uma opção para reduzir a necessidade de grandes capacitores em barramentos de tensão.

2.3 CONVERSOR ESCOLHIDO

Como já mencionando anteriormente, na seção 1.2, diversas topologias podem ser empregadas na construção de uma CDP. Dentre todas, as principais topologias empregadas em CDP são: buck, boost, buck-boost e ponte completa, apresentadas na configuração bidirecional, para permitir o fluxo de potência em ambas as direções do conversor.

A configuração buck, apresentada na Figura 2.8 (a), caracteriza-se por apresentar na saída uma tensão menor que a do barramento cc. Durante o intervalo em que a potência entregue à rede é menor do que a potência fornecida pela fonte, a diferença de potência flui até o capacitor de saída do conversor, que opera com buck propriamente dito. No intervalo em que a potência entregue à rede é maior do que a gerada pela fonte, o fluxo de energia se inverte e o conversor passa a fornecer energia para a rede, descarregando o capacitor de saída. Nesse intervalo o conversor opera no sentido inverso, como um boost.

Figura 2.8 – Principais topologias de conversores cc-cc utilizadas em CDP: (a) buck, (b) boost, (c) buck-boost e (d) ponte completa.



Fonte: elaborado pelo autor

Apresentado na Figura 2.8 (b), o conversor boost também pode ser empregado, regulando a tensão no capacitor de saída para um valor superior ao do barramento cc. De forma análoga ao conversor buck, durante intervalo em que a potência entregue à rede é menor do que a potência gerada pela fonte, o excedente é direcionado para o capacitor de saída do conversor, que se carrega com tensão maior do que a da rede, caracterizando a operação boost. No intervalo em que a potência entregue à rede passa a ser maior do que a gerada pela fonte, o fluxo de

potência se inverte e o capacitor de saída passa a fornecer energia para a rede, ocorrendo uma etapa buck no sentido inverso de operação.

No conversor buck-boost a tensão do capacitor de saída do conversor vai depender do ponto de operação projetado para o funcionamento do circuito, podendo ser maior ou menor do que a tensão do barramento cc. O conversor buck-boost, o qual é exposto na Figura 2.8 (c), também permite o fluxo em ambos os sentidos de operação, porém, por se tratar de um conversor do tipo acumulador de energia, a potência não é transferida diretamente para o capacitor de saída, e o indutor acaba processando grandes valores de energia, o que o torna um componente volumoso, não sendo uma boa opção para a aplicação em questão.

A topologia ponte completa apresenta grande versatilidade, podendo ser empregada em diversas configurações e garantido o fluxo bidirecional da potência. É muitas vezes implementada por meio do aproveitamento de interruptores do próprio inversor [43], porém, como pode ser visto na Figura 2.8 (d), quando na configuração independente, necessita de quatro interruptores, o que acaba sendo uma desvantagem, uma vez que, em comparação com as topologias anteriores, possui o dobro de interruptores, o que acarreta maiores custos e dimensões.

Considerando as características que foram apresentadas anteriormente sobre as topologias de conversores, o conversor buck-boost e o conversor ponte completa possuem componentes que aumentam custos e volume, o que é indesejável na aplicação estudada. Por outro lado, destacam-se as topologias buck e boost. Estes conversores possuem construção simples e com poucos componentes. Do ponto de vista de operação, ambos são adequados para o uso desejado, porém o fato do conversor boost apresentar tensão de saída maior do que a de barramento, o faz requerer capacitores para maiores níveis de tensão, sendo um ponto indesejável. Assim sendo, optou-se pela utilização do conversor buck bidirecional.

2.4 PRÍNCÍPIO DE OPERAÇÃO


O conversor buck bidirecional consiste em uma célula comutadora formada por dois interruptores, o que o diferencia do conversor buck clássico, que apresenta um interruptor e um diodo. A substituição do diodo por um interruptor permite o fluxo de corrente bidirecional no conversor, podendo operar em dois quadrantes [4].

O funcionamento do conversor buck bidirecional como CEC pode ser separado em dois modos de operação. O primeiro modo ocorre quando a potência entregue à rede elétrica é

menor do que a potência gerada pelo módulo fotovoltaico. A CEC opera armazenando a energia excedente, direcionando o fluxo de corrente para o capacitor de saída do conversor. O segundo modo ocorre quando a potência entregue à rede elétrica é maior que a potência gerada pelo módulo fotovoltaico. Nessa etapa, o fluxo de corrente é invertido e a CEC passa a fornecer potência para o barramento. Vale destacar que, no segundo modo de operação, o conversor buck bidirecional, quando observado da saída para a entrada, pode ser interpretado como um conversor boost.

A Figura 2.9 destaca os dois modos de operação considerando o fluxo de potência realizado no conversor da CEC.

Figura 2.9 – Modos de operação do conversor buck bidirecional.




Fonte: elaborado pelo autor

Quanto à condução, conversores que operam no modo de condução descontínua (MCD) apresentam indutores de saída menores, e podem ser facilmente controlados em malha aberta. Por outro lado, para que o indutor seja reduzido, também é necessário trabalhar com elevadas frequências de comutação, o que diminui a eficiência do sistema. Além disso, o pico de corrente presente no indutor acaba sendo maior em conversores que operam em MCD, tornando a operação em MCC vantajosa [23].

Quando operando no modo de armazenamento (buck), em MCC, o conversor buck bidirecional apresenta duas etapas de operação, as quais são descritas na Figura 2.10.

Figura 2.10 – Etapas de operação da CEC no modo buck em MCC: (a) primeira etapa e (b) segunda etapa.



Fonte: elaborado pelo autor

A Figura 2.10 (a) contempla a primeira etapa de operação do conversor buck, delimitada pelo intervalo de zero à $D_{buck}T_s$, em que o interruptor S_1 está em condução e o interruptor S_2 está bloqueado. Nesse intervalo ocorre a transferência de energia do barramento cc para o capacitor de saída C_o , e as principais equações são:

$$v_{L_o} = v_{bus} - v_{C_o}, \quad (2.36)$$

$$i_{L_o} = i_{C_o}. \quad (2.37)$$


A segunda etapa de operação é destacada na Figura 2.10 (b), em que o interruptor S_1 está bloqueado e o interruptor S_2 está conduzindo. Nesse intervalo, de $D_{buck}T_s$ à T_s , não ocorre transferência de energia do barramento cc para o capacitor de saída. Sendo assim, as principais equações dessa etapa são:

$$v_{L_o} = -v_{C_o}, \quad (2.38)$$

$$i_{L_o} = i_{C_o}. \quad (2.39)$$

Por sua vez, no modo boost ocorre a inversão do fluxo de energia, e o capacitor de saída passa a fornecer energia para o barramento cc, conforme ilustrado nas etapas de operação da Figura 2.11.

Figura 2.11 – Etapas de operação da CEC no modo boost em MCC: (a) primeira etapa e (b) segunda etapa.



Fonte: elaborado pelo autor

Na primeira etapa de operação da CEC operado no modo boost, limitada ao intervalo de zero à $D_{boost} T_s$, o interruptor S_1 está bloqueado e o interruptor S_2 está conduzindo, fazendo com que não haja transferência de energia do capacitor de saída da CEC para o barramento cc: o que ocorre é a transferência de energia entre o capacitor de saída e o indutor de saída. Isso pode ser observado na Figura 2.11 (a), e as principais equações dessa etapa são descritas por:

$$v_{L_o} = -v_{C_o}, \quad (2.40)$$

$$i_{L_o} = i_{C_o}. \quad (2.41)$$

Na segunda etapa de operação, que ocorre no intervalo de $D_{boost} T_s$ à T_s , o interruptor S_1 entra em condução enquanto o interruptor S_2 é bloqueado. Durante esse intervalo, ilustrado na Figura 2.11 (b), ocorre a transferência da energia do capacitor de saída da CEC para o barramento cc, tal que:

$$v_{L_o} = v_{bus} - v_{C_o}, \quad (2.42)$$

$$i_{L_o} = i_{C_o}. \quad (2.43)$$

Por meio das equações obtidas das etapas de operação é possível definir o ganho estático em cada modo de operação. Considerando que em regime permanente as tensões do barramento cc (v_{bus}) e do capacitor de saída (v_{C_o}) podem ser consideradas constantes, o ganho estático de cada modo respeita o ganho estático já definido para os conversores clássicos [4]. Sendo assim, o ganho estático da CEC no modo de operação buck é definido por:

$$M_{buck} = \frac{V_{bus}}{V_{Co}} = D_{buck}. \quad (2.44)$$

Da mesma forma, o ganho estático para a CEC operando no modo boost é definido por:

$$M_{boost} = \frac{V_{Co}}{V_{bus}} = \frac{1}{1 - D_{boost}}. \quad (2.45)$$

Com essa informação, é possível analisar a relação entre os ganhos estáticos de cada modo de operação. Como já mencionado, no modo boost o fluxo de potência é invertido, podendo então, considerar que o ganho no modo boost é inversamente proporcional ao ganho no modo buck, ou seja:

$$M_{buck} = \frac{1}{M_{boost}} \therefore D_{buck} = 1 - D_{boost}. \quad (2.46)$$

2.5 DIMENSIONAMENTO

A CEC é responsável por processar a parcela de potência alternada necessária para garantir o fluxo de potência existente entre os dois estágios do conversor. Considerando o sistema livre de influências harmônicas e com tensão e corrente em fase, é possível determinar a energia processada no capacitor de saída da CEC.

Uma vez que o indutor de saída não possui a função de armazenamento de energia, sua influência no processamento de energia é irrelevante, podendo-se assumir que toda a energia é processada no capacitor de saída da CEC [38], [53]. Como já desenvolvido na seção 2.1, a potência alternada é definida por (2.19) que será reescrita em termos da potência gerada pelo módulo fotovoltaico.

$$p_{pa2}(t) = P_{pv} \cos(2\omega_0 t) = p_{Co}(t). \quad (2.47)$$

Ainda, reescrevendo a potência processada pelo capacitor de saída em termos da tensão e da corrente no capacitor de saída, tem-se:

$$P_{pv} \cos(2\omega_0 t) = v_{Co}(t)i_{Co}(t). \quad (2.48)$$

Assim, utilizando a relação volt-ampere para a corrente do capacitor:

$$P_{pv} \cos(2\omega_0 t) = v_{C_o}(t) C_o \frac{dv_{C_o}(t)}{dt}. \quad (2.49)$$

Integrando-se ambos os lados da equação (2.49) para resolver a equação diferencial, obtém-se:

$$\int_{v_{C_o}(0)}^{v_{C_o}(t)} v_{C_o}(t) C_o dv_{C_o}(t) = \int_0^t P_{pv} \cos(2\omega_0 t) dt. \quad (2.50)$$

Resultando em:

$$v_{C_o}(t)^2 = v_{C_o}(0)^2 - \frac{P_{pv}}{\omega_0 C_o} \text{sen}(2\omega_0 t). \quad (2.51)$$

Em regime permanente, a tensão inicial $v_{C_o}(0)$ pode ser considerada como sendo o valor médio da tensão de saída da CEC. Dessa forma, substituindo $v_{C_o}(0)$ por V_{C_o} e rearranjando os termos, encontra-se a equação que representa a tensão sobre o capacitor de saída da CDP:

$$v_{C_o}(t) = \sqrt{V_{C_o}^2 - \frac{P_{pv}}{\omega_0 C_o} \text{sen}(2\omega_0 t)}. \quad (2.52)$$

Nota-se que a ondulação de tensão no dobro da frequência da rede existente no barramento é vista na tensão de saída da CEC, juntamente com o valor médio da tensão.

Uma vez determinada a tensão no capacitor, é possível determinar a corrente que o atravessa e, conseqüentemente, que atravessa o indutor de saída, uma vez que ambos se encontram em série. Partindo-se da potência processada pelo capacitor de saída, expressa na equação (2.47), obtém-se:

$$i_{C_o}(t) = i_{L_o}(t) = \frac{p_{C_o}(t)}{v_{C_o}(t)} = \frac{P_{pv} \cos(2\omega_0 t)}{\sqrt{V_{C_o}^2 - \frac{P_{pv}}{\omega_0 C_o} \text{sen}(2\omega_0 t)}}. \quad (2.53)$$

2.5.1 Ondulação no capacitor de saída

Uma vez determinadas as equações (2.52) e (2.53), as quais regem, respectivamente, o comportamento da tensão sobre o capacitor de saída e da corrente que flui pelo capacitor e pelo indutor de saída, é possível encontrar o valor da ondulação de tensão.

Utilizando a aproximação pela expansão da série de Taylor para a expressão $\sqrt{1+x}$ descrita em (2.54), é possível simplificar a equação (2.52):

$$\sqrt{1+x} = 1 + \frac{x}{2} - \frac{x^2}{8} + \frac{x^3}{16} - \dots \quad |x| \leq 0. \quad (2.54)$$

Primeiramente, é necessário reorganizar a equação (2.52) para que seja possível aplicar a expansão:

$$v_{C_o}(t) = V_{C_o} \sqrt{1 - \frac{P_{pv}}{\omega_0 C_o V_{C_o}^2} \text{sen}(2\omega_0 t)}. \quad (2.55)$$

Desse modo, aplicando a expansão de forma simplificada, obtém-se a aproximação que descreve a tensão sobre o capacitor de saída da CDP:

$$v_{C_o}(t) \cong V_{C_o} - \frac{P_{pv}}{2\omega_0 C_o V_{C_o}} \text{sen}(2\omega_0 t). \quad (2.56)$$

Analisando (2.56), nota-se a presença do valor médio da tensão somado a uma função senoidal com o dobro da frequência da rede. A parcela senoidal refere-se à ondulação de tensão na saída do conversor. Destaca-se que a aproximação só é válida para pequenos valores de ondulação, dada a restrição para aplicação da série de Taylor.

Baseado em (2.56), é possível determinar o valor de pico a pico da variação de tensão, uma vez que a função seno varia com limites entre -1 e 1, e a diferença entre os limites resultam em:

$$\Delta V_{C_o} \cong \frac{P_{pv}}{\omega_0 C_o V_{C_o}}. \quad (2.57)$$

2.5.2 Limites máximo e mínimo para o capacitor de saída

Como observado anteriormente, com a adição da CEC, a variação de potência do barramento cc é direcionada para o capacitor de saída do conversor, cuja tensão pode variar livremente sem interferir na tensão do barramento.

Porém, existem limites para essa variação, uma vez que o capacitor deve ser capaz de armazenar e suprir toda a energia transferida do barramento cc. Para determinar esse valor, assume-se que o capacitor de saída do CEC não deve entregar toda energia armazenada e, conseqüentemente, não pode atingir um valor de tensão nula $v_{Co}(t) \geq 0$. Para que essa condição seja satisfeita baseado em (2.52), tem-se:

$$V_{Co}^2 \geq \frac{P_{pv}}{\omega_0 C_o}. \quad (2.58)$$

Partindo da equação (2.58), encontra-se o valor mínimo de capacitância que garante que o capacitor de saída seja capaz de fornecer a energia necessária para realizar o desacoplamento de potência:

$$C_{o(\min)} = \frac{P_{pv}}{\omega_0 V_{Co}^2}. \quad (2.59)$$

Por mais que o capacitor mínimo garanta o desacoplamento de potência, ele não é necessariamente o valor ideal para implementação prática. Um capacitor maior permite que haja um valor médio de tensão maior do que o valor de pico da ondulação, permitindo mais um grau de liberdade no projeto e controle do conversor.


Observando a Figura 2.12, e analisando a variação de energia no capacitor de saída dentro de um quarto de ciclo da rede, pode-se observar que a tensão varia de seu valor máximo até o valor mínimo. Sabendo que a variação de energia de um capacitor é definida por:

$$\Delta E = \frac{1}{2} C (V_{\max}^2 - V_{\min}^2), \quad (2.60)$$

tem-se:

$$\Delta E_{Co} = \frac{1}{2} C_o (V_{Co\max} + V_{Co\min})(V_{Co\max} - V_{Co\min}). \quad (2.61)$$

Figura 2.12 – Variação da tensão e da energia no capacitor de saída durante um ciclo da rede elétrica.



Fonte: elaborado pelo autor

Reescrevendo a equação (2.61) em termos do valor médio e da ondulação de tensão no capacitor de saída, obtém-se:

$$\Delta E_{C_o} = C_o V_{C_o} \Delta V_{C_o}, \quad (2.62)$$

sendo:

$$V_{C_o} = \frac{1}{2}(V_{C_o \max} + V_{C_o \min}), \quad (2.63)$$

$$\Delta V_{C_o} = V_{C_o \max} - V_{C_o \min}.$$

Analisando a troca de energia entre o capacitor de saída da CEC e o capacitor do barramento cc, pode-se determinar o valor máximo da capacitância de saída, considerando que a variação de energia do capacitor de saída é igual à variação de energia do capacitor do barramento, ou seja:

$$\Delta E_{C_o} = \Delta E_{C_b}, \quad (2.64)$$

Portanto:

$$C_{o(\max)} V_{C_o} \Delta V_{C_o} = C_b V_{bus} \Delta V_{bus}. \quad (2.65)$$

Isolando-se $C_{o(\max)}$, obtém-se:

$$C_{o(\max)} = C_b \frac{V_{bus} \Delta V_{bus}}{V_{Co} \Delta V_{Co}}. \quad (2.66)$$

É possível observar que a equação (2.66) possui relação com o ganho estático do conversor buck em regime permanente:

$$M_{buck} = \frac{V_{bus}}{V_{Co}} = D_{buck}. \quad (2.67)$$

Analogamente, as ondulações de tensão nos capacitores de entrada e de saída da CEC são proporcionais ao valor da tensão a eles aplicada, e também se relacionam por meio do ganho estático:

$$\frac{\Delta V_{bus}}{\Delta V_{Co}} = M_{buck} = D_{buck}. \quad (2.68)$$

Portanto, o máximo valor da capacitância de saída pode ser definido com relação ao ganho estático do conversor buck:

$$C_{o(\max)} = C_b D_{buck}^2. \quad (2.69)$$

Dessa forma, o capacitor de saída da CEC deve estar entre os dois limites estipulados pelas equações (2.59) e (2.69), ou seja:

$$C_{o(\min)} \leq C_o \leq C_{o(\max)}. \quad (2.70)$$

2.5.3 Ondulação de corrente e indutor de saída

A corrente que flui pelo indutor é a mesma que flui pelo capacitor de saída da CEC. A expressão que rege o comportamento da corrente no indutor de saída foi obtida em (2.53) e é novamente apresentada por conveniência:

$$i_{Lo}(t) = \frac{P_{pv} \cos(2\omega_0 t)}{\sqrt{V_{Co}^2 - \frac{P_{pv}}{\omega_0 C_o} \sin(2\omega_0 t)}}. \quad (2.71)$$

Da mesma forma que com a tensão sobre o capacitor de saída, a expressão da corrente pode ser simplificada utilizando a expansão em série de Taylor definida para $\sqrt{1+x}$, sendo assim, obtém-se:

$$i_{L_o}(t) = \frac{P_{pv} \cos(2\omega_0 t)}{V_{C_o} - \frac{P_{pv}}{2\omega_0 C_o V_{C_o}} \sin(2\omega_0 t)}. \quad (2.72)$$

Observa-se que existe apenas a presença de variações no dobro da frequência da rede, portanto, essa expressão não contempla as variações de alta frequência resultantes da comutação dos interruptores do conversor.

Considerando que, devido às restrições para o dimensionamento, a ondulação da tensão na saída da CEC seja menor que o valor médio da referida tensão, ou seja:

$$\frac{P_{pv}}{2\omega_0 C_o V_{C_o}} \ll V_{C_o}, \quad (2.73)$$

o termo relativo à parcela alternada pode ser suprimido do denominador de (2.72), obtendo-se a equação aproximada que exprime o comportamento da corrente no indutor de saída da CEC:

$$i_{L_o}(t) \cong \frac{P_{pv} \cos(2\omega_0 t)}{V_{C_o}}. \quad (2.74)$$

Consequentemente, conhecendo o comportamento da função cosseno, sabe-se que está limitada a valores entre -1 e 1, assim, determina-se a variação de corrente sobre o indutor de saída:

$$\Delta i_{L_o} = \frac{2P_{pv}}{V_{C_o}}. \quad (2.75)$$


Para fins de dimensionamento, determina-se também o valor eficaz da corrente sobre o indutor:

$$I_{L_o(ef)} = \sqrt{\int_0^{2\pi} [i_{L_o}(\omega_0 t)]^2 d\omega_0 t} = \frac{P_{pv}}{\sqrt{2}V_{C_o}}. \quad (2.76)$$

Como a equação (2.74) contempla apenas as componentes de baixa frequência, é necessário buscar uma maneira de contabilizar os efeitos das variações da corrente em alta frequência. Uma vez que a frequência de comutação dos interruptores é muito maior do que a frequência da rede, a ondulação de corrente em baixa frequência sobre o indutor acaba sendo vista como constante em um período de comutação, o que é comprovado pela Figura 2.13. Dessa forma, o valor de pico da corrente pode ser obtido adicionando a parcela da ondulação em alta frequência $\Delta i_{L_o,af}$ ao resultado anteriormente obtido, tal que:

$$I_{L_o(pico)} = \frac{P_{pv}}{V_{Co}} + \frac{\Delta i_{L_o,af}}{2}. \quad (2.77)$$

Figura 2.13 – Representação das componentes de baixa e de alta frequências da corrente no indutor de saída da CDP.



Fonte: elaborado pelo autor

Essa é uma informação muito importante, uma vez que a corrente que flui pelo indutor de saída é mesma que flui pelos interruptores S_1 e S_2 do conversor, e é um parâmetro para o dimensionamento do inversor.

A ondulação de alta frequência é gerada pela comutação, e sabe-se que o comportamento da tensão sobre o indutor é definido por:

$$v_{L_o}(t) = L_o \frac{di_{L_o}(t)}{dt}. \quad (2.78)$$

Assim, por meio de (2.36), sabe-se que durante a primeira etapa de operação do conversor operando em modo buck, a tensão sobre o indutor de saída é:

$$v_{L_o}(t) = V_{bus} - V_{C_o}. \quad (2.79)$$

Portando, considerando que a variação da corrente no intervalo referente à primeira etapa de operação ($D_{buck}T_s$) é igual a $\Delta i_{L_o,af}$, tem-se:

$$\Delta i_{L_o,af} = \frac{V_{bus} - V_{C_o}}{L_o} D_{buck} T_s. \quad (2.80)$$

Isolando a indutância:

$$L_o = \frac{V_{bus} - V_{C_o}}{\Delta i_{L_o,af}} D_{buck} T_s. \quad (2.81)$$


Considerando o período de comutação como o inverso da frequência de comutação e sabendo que, em regime permanente, a razão cíclica D_{buck} descreve o ganho do conversor buck definido em (2.44), obtém-se a equação para o dimensionamento do indutor de saída da CDP:

$$L_o = \frac{V_{C_o} (V_{bus} - V_{C_o})}{\Delta i_{L_o,af} V_{bus} f_s}. \quad (2.82)$$

2.5.4 Ramo de amortecimento

Como o conversor buck bidirecional da CEC opera sem uma carga real conectada na saída, os efeitos da ressonância do filtro de saída formado pelo indutor e pelo capacitor podem acabar interferindo muito na estabilidade do conversor. Dessa forma, conforme mostrado na Figura 2.14, é comum adicionar, em paralelo ao capacitor de saída, um ramo de amortecimento RC formado pela associação série de um capacitor e um resistor, dimensionados com a finalidade de mitigar o efeito da ressonância do par LC e melhorar a resposta dinâmica do conversor.

Figura 2.14 – Ramo de amortecimento adicionado na saída do conversor buck bidirecional.



Fonte: elaborado pelo autor

O ramo de amortecimento também é utilizado em filtros LCL para a conexão com a rede elétrica, como em [53]. Para o dimensionamento, será utilizada a metodologia proposta por [52]. A equação que define o valor do resistor do ramo de amortecimento R_{od} é dada por:

$$R_{od} = \sqrt{\frac{L_o}{C_o}} \sqrt{\frac{(2+n)(4+3n)}{2n^2(4+n)}}, \quad (2.83)$$

em que:

$$n = \frac{C_o}{C_{od}}. \quad (2.84)$$

O valor usual para n é 1, ou seja, o capacitor do ramo de amortecimento geralmente é igual ao capacitor de saída do conversor. Dessa forma:

$$C_{od} = C_o. \quad (2.85)$$


2.5.5 Filtro de entrada

Uma vez que o conversor buck bidirecional possui característica de entrada em tensão, opta-se por adicionar um filtro LC na entrada do conversor, com o intuito de adicionar inércia à corrente de entrada do conversor, facilitando o controle [56].

O filtro LC adicionado na entrada do conversor apresentado na Figura 2.15 possui característica de passa-baixa, filtrando componentes com frequências acima da frequência de ressonância do par LC ou frequência de corte. A frequência de corte do filtro de entrada (f_{fe}) deve ser projetada para atenuar as componentes de alta frequência oriundas da comutação dos interruptores do conversor. Porém, deve-se atentar que o filtro não deve estar sintonizado em

frequências muito baixas, para não influenciar a banda passante das malhas de controle do sistema.

Figura 2.15 – Filtro LC na entrada do conversor buck bidirecional.



Fonte: elaborado pelo autor

Assim sendo, para o projeto em estudo, a frequência de corte do filtro de entrada é definida como:

$$f_{fe} = \frac{f_s}{5}. \quad (2.86)$$

A frequência ressonância do filtro é definida por:

$$f_{fe} = \frac{1}{2\pi\sqrt{C_f L_f}}. \quad (2.87)$$

Considerando que a ondulação de alta frequência da corrente do indutor do filtro seja insignificante, quando o interruptor S_1 é bloqueado, a corrente do indutor L_f flui para o capacitor C_f que se carrega, apresentando um aumento de tensão:

$$\Delta V_{C_f} = \frac{D_{buck} I_{Lo} (1 - D_{buck}) T_s}{C_f}. \quad (2.88)$$

Dessa maneira, estima-se um valor de capacitor que garanta uma ondulação máxima de tensão em seus terminais:

$$C_f = \frac{D_{buck} I_{Lo} (1 - D_{buck})}{f_s \Delta V_{C_f}}. \quad (2.89)$$

Assim, após determinar o valor para o capacitor do filtro C_f , é possível determinar o valor do indutor para atingir a frequência de corte desejada:

$$L_f = \frac{1}{4\pi^2 f_{fe}^2 C_f}. \quad (2.90)$$

Como figura de mérito para o projeto do indutor, o valor eficaz da corrente que o atravessa pode ser definido a partir do valor eficaz da corrente de saída, ponderada pelo ganho estático do conversor buck:

$$I_{L_f(ef)} = M_{buck} \frac{P_{pv}}{\sqrt{2}V_{Co}}. \quad (2.91)$$

2.5.6 Projeto dos componentes passivos

Esta seção apresenta os cálculos necessários para o projeto dos componentes passivos da CEC. Os componentes foram projetados de acordo com as especificações elétricas contidas na Tabela 2.1.

Tabela 2.1 – Especificações elétricas para o projeto dos componentes passivos da CEC.

Parâmetro	Valor
Potência nominal (P_{pv})	250 W
Frequência de comutação (f_s)	100 kHz
Frequência da rede (f_r)	60 Hz
Frequência do filtro de entrada (f_{fe})	20 kHz
Capacitor do barramento cc (C_b)	47 μ F
Tensão do barramento cc (V_{bus})	420 V
Tensão na saída da CDP (V_{Co})	250 V
Ondulação de corrente no indutor de saída ($\Delta i_{Lo,af}$)	1 A
Ondulação de tensão no filtro de entrada (ΔV_{Cf})	4,2 V
Razão cíclica ($D_{buck} = V_{Co} / V_{bus}$)	0,595

Fonte: elaborado pelo autor

2.5.6.1 Capacitor C_o

O capacitor de saída deve respeitar os limites estabelecidos em (2.70), portanto, utilizam-se as equações (2.59) e (2.69) para estipular os valores mínimo e máximo, respectivamente, para o capacitor. Tem-se o capacitor mínimo como sendo:

$$C_{o(\min)} = \frac{P_{pv}}{\omega_0 V_{C_o}^2} = \frac{250 \text{ W}}{(2 \pi 60 \text{ Hz})(420 \text{ V})^2} \approx 10 \mu\text{F}. \quad (2.92)$$

O capacitor máximo é definido como:

$$C_{o(\max)} = C_b D_{buck}^2 = (47 \mu\text{F})(0,595)^2 \approx 133 \mu\text{F}. \quad (2.93)$$

O capacitor escolhido deve estar entre os limites:

$$10 \mu\text{F} \leq C_o \leq 133 \mu\text{F}. \quad (2.94)$$

Para este projeto, optou-se por um capacitor de 47 μF .

2.5.6.2 Indutor L_o

O indutor de saída da CDP é projetado por (2.82), obtendo-se:

$$L_o = \frac{V_{C_o} (V_{bus} - V_{C_o})}{\Delta i_{L_o,af} V_{bus} f_s} = \frac{250 \text{ V} (420 \text{ V} - 250 \text{ V})}{(1 \text{ A})(420 \text{ V})(100 \text{ kHz})} \approx 1 \text{ mH}. \quad (2.95)$$

2.5.6.3 Capacitor do ramo de amortecimento C_{od}

O capacitor do ramo de amortecimento é definido pela equação (2.85), sendo assim:

$$C_{od} = C_o = 47 \mu\text{F}. \quad (2.96)$$

2.5.6.4 Resistor do ramo de amortecimento R_{od}

Inicialmente é necessário encontrar o valor do índice n definido pela equação (2.84), tal que:

$$n = \frac{C_o}{C_{od}} = \frac{47 \mu\text{F}}{47 \mu\text{F}} = 1. \quad (2.97)$$

O valor do resistor do ramo de amortecimento é definido pela equação (2.83):

$$R_{od} = \sqrt{\frac{L_o}{C_o}} \sqrt{\frac{(2+n)(4+3n)}{2n^2(4+n)}} = \sqrt{\frac{1 \text{ mH}}{47 \text{ }\mu\text{F}}} \sqrt{\frac{(2+1)(4+3(1))}{2(1)^2(4+1)}} \approx 6,7 \text{ }\Omega. \quad (2.98)$$

2.5.6.5 Filtro de entrada

Como descrito na Tabela 2.1, o capacitor filtro de entrada é dimensionado para permitir uma ondulação de tensão máxima de 2 V. O valor do capacitor é obtido pela equação (2.89), mas primeiro é preciso determinar a corrente de saída I_{Lo} definida na equação (2.75), portanto:

$$I_{Lo} = \frac{P_{pv}}{V_{Co}} = \frac{250 \text{ W}}{250 \text{ V}} = 1 \text{ A}. \quad (2.99)$$

O capacitor mínimo do filtro de entrada é então definido por:

$$C_f > \frac{D_{buck} I_{Lo} (1 - D_{buck})}{f_s \Delta V_{Cf}} = \frac{0,595(1 \text{ A})(1 - 0,595)}{(100 \text{ kHz})(4 \text{ V})} \approx 0,6 \text{ }\mu\text{F}. \quad (2.100)$$

Sendo assim, considera-se um capacitor de 1 μF . A frequência de ressonância do filtro de entrada é definida na Tabela 2.2, conseqüentemente, encontra-se o valor do indutor L_f para sintonizar o filtro na frequência desejada por meio da equação (2.90):

$$L_f = \frac{1}{4\pi^2 f_{fe}^2 C_f} = \frac{1}{4\pi^2 (20 \text{ kHz})^2 (1 \text{ }\mu\text{F})} \approx 63,3 \text{ }\mu\text{H}. \quad (2.101)$$

A solução final para o projeto dos elementos passivos é apresentada na Tabela 2.2.

Tabela 2.2 – Resultado dos componentes do projeto da CEC.

Componente	Valor
Capacitor de saída (C_o)	47 μF
Indutor de saída (L_o)	1 mH
Capacitor do ramo de amortecimento (C_{od})	47 μF
Resistor do ramo de amortecimento (R_{od})	6,7 Ω
Capacitor do filtro de entrada (C_f)	1 μF
Indutor do filtro de entrada (L_f)	63,3 μH

Fonte: elaborado pelo autor

2.6 PERDAS E RENDIMENTO TEÓRICO

2.6.1 Perdas nos interruptores

Idealmente, interruptores, incluindo os MOSFETs, são dispositivos que realizam a comutação instantânea, entre condução e bloqueio, de determinado ponto do circuito. Porém, se tratando de dispositivos reais, componentes parasitas também compõem a dinâmica do funcionamento do conversor. O processo de carga do capacitor intrínseco de entrada do MOSFET, por exemplo, é realizado no intervalo de tempo $t_{d(on)}$, em que ocorre o crescimento da tensão de *gate* até o patamar que habilita o MOSFET a entrar em condução e permite o início da passagem de corrente entre *drain* e *source*, que cresce de zero até seu valor máximo. Simultaneamente, ocorre a descarga do capacitor de saída, cuja tensão decresce de V_{DS} até $V_{DS(on)} = R_{DS(on)}I_D$. O tempo que decorre nesse processo é denominado de tempo de subida t_r , e a soma dos intervalos $t_{d(on)}$ e t_r representa o tempo de entrada do MOSFET em condução:


$$t_{on} = t_{d(on)} + t_r. \quad (2.102)$$

Por sua vez, na saída de condução ocorre o processo inverso, com a descarga do capacitor de entrada durante o tempo $t_{d(off)}$, a redução da corrente de *drain* de I_D a zero e a carga do capacitor de saída de $V_{DS(on)}$ à V_{DS} durante o tempo t_f . O intervalo de tempo decorrente para bloqueio do MOSFET pode ser definido:

$$t_{off} = t_{d(off)} + t_f. \quad (2.103)$$

O comportamento das variáveis associadas à entrada em condução e bloqueio relacionadas ao interruptor MOSFET, juntamente com seus tempos característicos, são mostrados na Figura 2.16, em que se destacam as principais perdas geradas nestes processos.

Figura 2.16 – Demonstração das perdas de comutação e condução existentes em interruptores MOSFET.



Fonte: elaborado pelo autor

2.6.1.1 Perdas por condução

A perda por condução (P_{cond}) consiste na potência dissipada no resistor entre *drain* e *source* do MOSFET ($R_{DS(on)}$) durante o estado de condução do interruptor e pode ser calculada por:

$$P_{cond} = R_{DS(on)} I_{Def}^2, \quad (2.104)$$

em que I_{Def} é o valor eficaz da corrente de *drain* que, para o conversor buck bidirecional, é a mesma corrente que circula pelo indutor L_o da saída, definida na seção anterior pela equação (2.76), ponderada pela razão de tempo de condução do interruptor (D). A partir desta relação, podem-se calcular as perdas por condução nos interruptores S_1 e S_2 , tal que:

$$P_{(cond_S1)} = R_{DS(on)} D \frac{P_{pv}^2}{2V_{Co}^2}, \quad (2.105)$$

$$P_{(cond_S2)} = R_{DS(on)} (1 - D) \frac{P_{pv}^2}{2V_{Co}^2}. \quad (2.106)$$

2.6.1.2 Perdas por comutação

As perdas por comutação ocorrem durante a entrada e a saída de condução do interruptor, devido ao fato de, nesses instantes, haver aplicação de tensão e circulação de

corrente no componente. De acordo com [57] a equação que define as perdas na entrada em condução do interruptor é dada por:

$$P_{on} = \frac{I_D V_{DS} t_{on} f_s}{6}. \quad (2.107)$$

Da mesma forma, as perdas durante a saída de condução podem ser definidas de acordo com:

$$P_{off} = \frac{I_D V_{DS} t_{off} f_s}{6}. \quad (2.108)$$

Para o conversor em questão, a corrente de *drain* não é constante, mas sim uma onda senoidal alternada, sendo então utilizado o valor médio em meio ciclo de rede da corrente de saída, correspondente a uma etapa de armazenamento ou fornecimento:

$$I_D = I_{Lo(med)} = \frac{2P_{pv}}{\pi V_{Co}}. \quad (2.109)$$


A tensão V_{DS} , neste caso, é igual a tensão do barramento cc, portanto, as perdas por comutação dos MOSFETs podem ser definidas por:

$$P_{S1(com)} = P_{S2(com)} = \frac{P_{pv} V_{bus} f_s (t_{on} + t_{off})}{3\pi V_{Co}}. \quad (2.110)$$

2.6.1.3 Perdas por recuperação reversa do diodo intrínseco

Por operar com fluxo alternado de energia e, conseqüentemente, apresentar dois modos de operação (buck e boost), o conversor utiliza chaves bidirecionais, sendo assim, durante a etapa buck, o MOSFET S_2 opera como diodo de roda livre, desse modo, na saída de condução ocorre um pico de corrente reversa para alterar o estado do diodo para bloqueio. O mesmo ocorre com o interruptor S_1 durante a etapa boost. Essa descarga gera um pico de corrente máximo de valor I_{rrm} durante o tempo de recuperação reversa t_{rr} . Esse comportamento pode ser observado na imagem Figura 2.17.

Figura 2.17 – Corrente de recuperação reversa do diodo.



Fonte: elaborado pelo autor

Esse pico ocorre durante a entrada em condução em S_1 , momento em que a tensão V_{S1} está decrescendo. Em um diodo de recuperação rápida a potência instantânea dissipada pode ser calculada de maneira simplificada considerando a tensão sobre o diodo e a carga de recuperação reversa (Q_{rr}), valor encontrado no *datasheet* do componente [52], e descrito por:

$$P_{rr} = V_{DS} Q_{rr} f_s. \quad (2.111)$$


Para interruptores com diodos padrão (tempo de recuperação mais lento), o período de decaimento da corrente reversa é maior, o que faz a corrente possuir comportamento com formato aproximadamente triangular como visto na Figura 2.18. Baseado nisso, e considerando o tempo de subida da corrente igual o tempo de decaimento, obtém-se uma aproximação do valor da potência dissipada durante esse período pela integral entres as duas formas de onda resultando em:

$$P_{rrS} = \frac{5 I_{rrm} V_{SD} t_{rr} f_s}{12}. \quad (2.112)$$

Também ocorre um pico de potência sobre o diodo, porém de menor valor, como observado na Figura 2.18:

$$P_{rrD} = \frac{I_{rrm} V_{SD} t_{rr} f_s}{12}. \quad (2.113)$$

Figura 2.18 – Perdas causadas pela recuperação reversa do diodo



Fonte: elaborado pelo autor

Assim sendo, as perdas totais nos interruptores são representadas pela soma das perdas de condução, comutação e recuperação reversa, com detalhe para as perdas por recuperação reversa, que ocorrem apenas na entrada de condução enquanto o outro interruptor opera como diodo, como o conversor opera com corrente alternada, os interruptores alternam seu sentido de condução a cada meio ciclo de corrente, portanto, as perdas por recuperação reversa são divididas entre os dois interruptores, como fica descrito em:

$$P_{S1} = P_{S1(cond)} + P_{S1(com)} + \frac{P_{rrS} + P_{rrD}}{2}. \quad (2.114)$$

$$P_{S2} = P_{S2(cond)} + P_{S2(com)} + \frac{P_{rrS} + P_{rrD}}{2}. \quad (2.115)$$

2.6.2 Perdas nos elementos passivos

Os elementos passivos também apresentam componentes parasitas, com destaque às resistências parasitas.

A maior parcela de perdas concentra-se na resistência do ramo de amortecimento. A potência dissipada na resistência R_{do} é definida por:

$$P_{Rod} = \frac{P_{pv}^2}{8V_{Co}^2} R_{od}, \quad (2.116)$$

em que a corrente que circula na resistência de amortecimento é aproximadamente metade da corrente $I_{Lo(ef)}$, uma vez que os capacitores de saída possuem o mesmo valor, e que a componente de alta frequência circula majoritariamente pelo capacitor não amortecido.

2.6.3 Rendimento teórico

A partir do conhecimento teórico das principais perdas presentes no conversor, pode-se estimar o rendimento teórico do conversor. Por se tratar de um caso específico, em que o conversor não está conectado a uma carga, a potência média processada pelo conversor é praticamente nula, existindo apenas a potência para suprir as perdas. Dessa forma, será avaliado o rendimento com relação à energia transferida em um quarto de ciclo da rede, ou seja, em meio ciclo da ondulação da 120 Hz presente no barramento cc.

Idealmente, o capacitor de saída do conversor é responsável por fornecer o fluxo de potência alternada ao barramento, como descrito na equação (2.47), e reescrito aqui por conveniência:

$$p_{Co}(t) = p_{pa2}(t) = P_{pv} \cos(2\omega_0 t). \quad (2.117)$$

A energia armazenada ou devolvida pelo conversor pode ser obtida integrando a potência instantânea entregue à rede em um quarto de ciclo da rede, conforme ilustrado na Figura 2.19. Do intervalo $\pi/4 < \omega_0 t < 3\pi/4$, a energia que não é entregue à rede é armazenada no capacitor C_o e, de maneira complementar, no intervalo $3\pi/4 < \omega_0 t < 5\pi/4$, a energia armazenada é devolvida à rede.


Assim, o valor médio da potência que circula pelo capacitor de saída durante um quarto do ciclo da rede ($\pi/2$) pode ser definido por:

$$P_{Co} = \frac{2}{\pi} \int_{\pi/4}^{3\pi/4} p_{Co}(\omega_0 t) d\omega_0 t, \quad (2.118)$$

$$P_{Co} = \frac{2}{\pi} \int_{\pi/4}^{3\pi/4} P_{pv} \cos(2\omega_0 t) d\omega_0 t, \quad (2.119)$$

$$P_{Co} = \frac{2P_{pv}}{\pi} \left(\frac{1}{2} \operatorname{sen}(2\omega_0 t) \right) \Bigg|_{\pi/4}^{3\pi/4} = -\frac{2P_{pv}}{\pi}. \quad (2.120)$$

Figura 2.19 – Comportamento da potência instantânea entregue à rede.



Fonte: elaborado pelo autor

O sinal negativo representa que a energia é extraída do barramento para o capacitor C_o . A integral no intervalo $3\pi/4 < \omega_0t < 5\pi/4$ apresenta o mesmo valor, porém positivo, mostrando que em um sistema sem perdas a energia total previamente armazenada é devolvida para o barramento. Assim, considerando o valor médio da potência total perdida nos principais componentes do sistema, definido pela equação (2.121), definido pela soma das equações (2.114), (2.115) e (2.120), tem-se o total de perdas do sistema:

$$P_{total} = P_{S1} + P_{S2} + P_{Rod}. \quad (2.121)$$

Com isso, é possível encontrar o rendimento teórico do sistema $\eta_{teórico}$:

$$\eta_{teórico} = \frac{|P_{Co}| - P_{total}}{|P_{Co}|}. \quad (2.122)$$

2.7 CONCLUSÃO DO CAPÍTULO

Este capítulo discorreu sobre a dedução matemática da ondulação de tensão que surge no barramento cc de inversores de dois estágios conectados à rede elétrica, ocasionada pelo fluxo de potência que apresenta diferentes componentes contínuas e alternadas, fazendo com que haja a necessidade de um elemento armazenador de energia para realizar o desacoplamento

de potência. Também endereçou o conceito de desacoplamento ativo de potência e apresentou uma proposta de CEC baseada em um conversor buck bidirecional para direcionar o fluxo de potência alternada para um elemento fora do barramento cc, permitindo a redução da ondulação de tensão do barramento.


Explanou-se sobre o funcionamento da CEC e sobre o dimensionamento de cada componente de seu circuito de potência, desde o conversor buck bidirecional clássico, até a necessidade de emprego de um ramo RC de amortecimento e do um filtro LC de entrada.

Por fim, avaliou-se as perdas nos componentes do projeto e, conseqüentemente, o rendimento teórico do sistema sendo possível concluir que o rendimento da CEC tende a ser elevado, pois as perdas de processamento estão relacionadas apenas aos elementos parasitas do conversor emulador.

3 MODELAGEM E CONTROLE

A técnica proposta consiste em emular a dinâmica de um capacitor real por meio de um conversor cc-cc. Unindo a dinâmica de um capacitor a um conversor cc-cc, cria-se um “capacitor eletrônico”. Diante dessa constatação, a fim de um melhor entendimento, apresentam-se as características de um capacitor real. Como discutido na seção 1.1.1, o circuito equivalente do capacitor pode ser representado pela associação série de um capacitor (C_x), um resistor (R_{esr}) e um indutor (L_{est}), como apresentado novamente na Figura 3.1 [58].

Figura 3.1 – Circuito equivalente do capacitor e o módulo da sua admitância característica.



Fonte: elaborado pelo autor

Como o objetivo consiste em controlar a corrente de entrada do conversor para que ele opere com a mesma dinâmica de um capacitor, é então estudada a admitância característica do modelo, a qual é apresentada por:

$$Y_{cap}(s) = \frac{\frac{1}{L_{est}}s}{s^2 + \frac{R_{esr}}{L_{est}}s + \frac{1}{L_{est}C_x}} \quad (3.1)$$

Comparando a equação (3.1) com a função de transferência de um filtro passa-banda:

$$FPB(s) = \frac{a_1s}{s^2 + \frac{\omega_c}{Q}s + \omega_c^2} \quad (3.2)$$

é possível encontrar a equivalência entre ambas, sendo que os parâmetros do filtro passa-banda podem ser expressos em termos dos componentes do modelo do capacitor, como descrito em:

$$\omega_c = \frac{1}{\sqrt{L_{esl} C_x}}, \quad (3.3)$$

$$a_1 = \frac{1}{L_{esl}}, \quad (3.4)$$

$$Q = \frac{1}{R_{esr}} \sqrt{\frac{L_{esl}}{C_x}}. \quad (3.5)$$


sendo ω_c sua frequência central, a_1 a o ganho proporcional filtro e Q o fator de qualidade. Com isso é possível representar a admitância do modelo do capacitor.

Mediante o exposto, é possível representar qualquer valor de capacitância e posicionar a frequência de ressonância em qualquer ponto desejável. Porém, para que isto seja aplicado na prática, é necessário um conversor que permita controlar a corrente de entrada até a frequência desejada.

Um filtro passa-banda pode ser implementado de diversas formas. Inicialmente, apresentar-se-á o filtro *FPB1*, baseado na configuração MFB (do inglês: *Multiple Feedback Bandpass*) por ser a mais utilizada na prática. A Figura 3.2 representa o circuito do filtro MFB, cuja função de transferência é dada por:

$$FPB1(s) = \frac{-\frac{1}{R_1 C_1} s}{s^2 + \left(\frac{1}{R_2 C_2} + \frac{1}{R_2 C_1} \right) s + \frac{1}{R_2 C_1 C_2} \left(\frac{1}{R_1} + \frac{1}{R_2} \right)}. \quad (3.6)$$

Figura 3.2 – Filtro passa-banda MFB implementado com amplificador operacional.



Fonte: elaborado pelo autor

De acordo com [59] os componentes do FPB1 podem ser projetados por meio de:

$$K_{m\acute{a}x} = 2Q^2, \quad (3.7)$$

$$R_1 = \frac{Q}{K\omega_c C}, \quad (3.8)$$

$$R_2 = \frac{2Q}{\omega_c C}, \quad (3.9)$$

$$R_3 = \frac{Q}{\omega_c C (2Q^2 - K)}. \quad (3.10)$$

Nota-se que quando $K = K_{m\acute{a}x}$, R_3 tende ao infinito, podendo ser eliminado do circuito.

O fato de o ganho maximo do filtro ser limitado pela equaao (3.7), faz com que seja necessaria a adiao de uma segunda etapa de amplificaao, em que pode ser utilizado um amplificador com ganho definido por:

$$K_{amp} = \frac{T_{m\acute{a}x}}{K_{m\acute{a}x}} \quad (3.11)$$

sendo $T_{m\acute{a}x}$ a amplitude maxima da funao de transferencia do modelo.

Uma forma alternativa de implementar um filtro passa-banda, aqui chamada de *FPB2*, e cascateando um filtro passa-alta (*FPB2a*) e um filtro passa-baixa (*FPB2b*), porem tal condiao nem sempre e vantajosa, pois apresenta inconvenientes quanto ao fator de qualidade e a banda passante. Porem esse tipo de filtro no sofre muitas interferencias quando a frequencia de corte do filtro passa-baixa e muito maior do que a frequencia de corte do filtro passa-alta, ou seja, para fatores de qualidade muito pequenos [60].

Neste caso, os dois filtros so projetados separadamente. Para tanto, e necessario encontrar as frequencias de corte de cada filtro, as quais so representadas por meio de:

$$\omega_b = \omega_0 \left(\sqrt{1 + \frac{1}{4Q^2}} + \frac{1}{2Q} \right), \quad (3.12)$$

$$\omega_a = \omega_0 \left(\sqrt{1 + \frac{1}{4Q^2}} - \frac{1}{2Q} \right). \quad (3.13)$$

No caso da equivalência com a admitância do capacitor, os valores das frequências de cada filtro podem ser encontrados por:

$$\omega_b = \frac{\sqrt{C_x^2 R_{esr}^2 + 4L_{esl}C_x} + C_x R_{esr}}{2C_x L_{esl}}, \quad (3.14)$$


$$\omega_a = \frac{\sqrt{C_x^2 R_{esr}^2 + 4L_{esl}C_x} - C_x R_{esr}}{2C_x L_{esl}}. \quad (3.15)$$

A função de transferência resultante do cascadeamento do filtro passa-baixa com o filtro passa-alta é apresentada em:

$$FPB2(s) = \frac{\omega_b}{s + \omega_b} \frac{s}{s + \omega_a} = \frac{\omega_b s}{s^2 + (\omega_b + \omega_a)s + \omega_b \omega_a}. \quad (3.16)$$

Na Figura 3.3, é apresentada a implementação do filtro passa-banda resultante do cascadeamento utilizando amplificadores operacionais.

Figura 3.3 – *FPB2* implementado pela integração entre um filtro passa-baixa e um filtro-passa alta.



Fonte: elaborado pelo autor

Comparando a função de transferência obtida na equação (3.16) com a do filtro passa-banda da Figura 3.3, descrita na equação (3.17), é possível realizar o projeto dos componentes mediante a:

$$FPB2 = \frac{\frac{1}{R_a C_b} s}{s^2 + \left(\frac{1}{R_b C_b} + \frac{1}{R_a C_a} \right) s + \frac{1}{R_b C_b R_a C_a}}, \quad (3.17)$$

$$R_b = \frac{1}{\omega_b C_b}, \quad (3.18)$$

$$R_a = \frac{R_b}{T_{\max} \omega_b C_b}, \quad (3.19)$$

$$C_a = \frac{1}{\omega_a R_a}. \quad (3.20)$$

Como é possível observar, essa configuração permite ganhos teóricos infinitos, dispensando a necessidade de um segundo estágio de amplificação.

Com a representação pelo filtro passa-banda, é possível adotar um fator de qualidade que resulte em um comportamento criticamente amortecido ($Q = 0,5$), fazendo com que a faixa capacitiva perdure-se até próximo da frequência de ressonância do par LC . Pensando em obter uma resposta criticamente amortecida, pode-se encontrar o valor teórico para a resistência série equivalente que garanta tal comportamento, tal que:

$$R_{critico} = 2\sqrt{\frac{L_{esl}}{C_x}}. \quad (3.21)$$

Baseado nisso, é possível dimensionar o filtro $FPB2$ sintonizando o $FPB2a$ e o $FPB2b$ na mesma frequência, equivalente à frequência de ressonância do par LC . Porém, o resistor responsável pelo ganho do $FPB2$ deve ser calculado com base em:

$$R_a = \frac{1}{\omega_c C_b} \sqrt{\frac{L_{esl}}{C_x}}, \quad (3.22)$$


pois diferente do caso anterior, a amplitude do módulo é de 0,707 na frequência de corte do filtro, necessitando esta pequena correção.

Todavia, buscando-se melhorar a resposta capacitiva do modelo, observou-se a possibilidade de realizar outra forma de implementação do filtro passa-banda ($FPB3$), utilizando um filtro passa-baixa de segunda ordem ($FPB3b2$) com ganho unitário sintonizado na frequência de ressonância do par LC do modelo do capacitor e adicionado de um zero com ganho igual ao valor da capacitância emulada pela CEC:

$$FPB3(s) = \frac{\omega_b^2}{s^2 + 2\xi\omega_b s + \omega_b^2} C_{CEC} s. \quad (3.23)$$

A Figura 3.4 apresenta a resposta em frequência do filtro $FPB3$, juntamente com o $FPB3b2$ e o zero do capacitor (sC_{CEC}) em comparação com a admitância do modelo do capacitor para comprovar a equivalência entre eles.

Figura 3.4 – Diagrama de Bode referente à admitância ideal de um capacitor, a um filtro passa-baixa de segunda ordem, a um filtro passa-banda sintonizado nas características da impedância equivalente e ao modelo de admitância de um capacitor.



Fonte: elaborado pelo autor

Baseado na função de transferência descrita na equação (3.23), é possível relacioná-la com a do filtro passa-banda de forma a obter a mesma resposta utilizando um ganho característico G definido por:

$$G = \omega_b C_{CEC}. \quad (3.24)$$

Utilizando a forma de elaboração $FPB3$, é possível utilizar o circuito exposto na Figura 3.3. Considerando um fator de amortecimento (ξ) unitário, os elementos do filtro podem ser projetados de acordo com:

$$R_b = \frac{1}{\omega_b C_b}, \quad (3.25)$$

$$R_a = \frac{R_b}{\omega_b C_{CEC}}, \quad (3.26)$$

$$C_a = \frac{1}{\omega_b R_a}. \quad (3.27)$$

A fim de comparação, é apresentado na Tabela 3.1 os valores de módulo e de fase para os modelos de implementação antes apresentados.

Tabela 3.1 – Características dos modelos de filtros para a representação da admitância do capacitor, com resposta às frequências específicas de 120 Hz e 1000 Hz.

Modelo	120 Hz		1000 Hz	
	Módulo [dB]	Fase [°]	Módulo [dB]	Fase [°]
Admitância	0,313	88,781	2,568	79,943
<i>FPB1</i>	0,313	88,781	2,568	79,943
<i>FPB2</i>	0,313	89,771	2,607	88,088
<i>FPB3</i>	0,313	89,771	2,607	88,088


Fonte: elaborado pelo autor

Diante das possibilidades apresentadas, realizou-se a implementação utilizando o filtro passa-banda de segunda ordem com a adição de um zero devido à possibilidade de ajuste tanto da frequência de ressonância da admitância quanto da frequência de corte do filtro *anti-aliasing*, a ser mais bem detalhado no decorrer deste documento.

3.1 APRESENTAÇÃO DO CONTROLE

Considerando o conceito de capacitor eletrônico, é então apresentada uma estratégia para o controle do conversor, a qual pode ser vista na Figura 3.5. A partir da topologia desenvolvida é possível partir à modelagem voltada ao controle do conversor.

Figura 3.5 – Estratégia de controle utilizada para emular o capacitor ao barramento.



Fonte: elaborado pelo autor

Com o objetivo de controlar a corrente de entrada do conversor, é gerada uma referência de corrente baseada na leitura da tensão de entrada do conversor, a qual está ligada ao barramento cc do inversor. Essa tensão é lida por um sensor de tensão e aplicada em um filtro passa-baixa para eliminar interferências geradas pela comutação. Na sequência, a tensão filtrada é aplicada a um bloco que representa a admitância $Y(s)$ do capacitor emulado, resultando na referência de corrente utilizada para controlar a corrente de entrada do conversor, conforme:

$$i_{LfRef}(s) = Y(s)v_{Cb}(s). \quad (3.28)$$


A corrente de entrada do conversor é lida por um sensor de corrente e também aplicada a um filtro passa-baixa para mitigação das componentes geradas pela comutação. Como o conversor naturalmente possui perdas, também existe uma componente cc presente no sinal da corrente de entrada, conseqüentemente, faz-se necessário adicionar um filtro passa-alta ao sinal de corrente lido, uma vez que a referência de corrente gerada não possui componente contínua, pois a função de transferência referente à admitância elimina qualquer componente contínua: $Y(0) = 0$.

Por sua vez, para obtenção do valor da tensão de saída do conversor também é utilizado um filtro passa-baixa, desta vez, projetado para eliminar as ondulações de tensão em baixa frequência oriundas do fluxo alternado de potência, por isso é sintonizado em uma frequência mais baixa, fornecendo apenas o valor médio da tensão de saída.

Baseado no diagrama apresentado na Figura 3.5, é então montado um diagrama de blocos orientado ao controle do conversor, o qual é apresentado na Figura 3.6. O diagrama

possui duas malhas de controle, uma referente ao controle da tensão de saída, que objetiva manter a tensão do capacitor de saída em um valor médio determinado, e outra que controla a corrente de entrada do conversor, a fim seguir a referência gerada pelo bloco de admitância projetado, e conseqüentemente emular uma capacitância ativa. As malhas de controle trabalham em paralelo, isto é, as variáveis de controle d_i e d_v são somadas, resultando na variável de controle d aplicada à entrada do modulador *PWM* (do inglês: *Pulse Width Modulation*), que gera os pulsos de comando para os interruptores S_1 e S_2 .

Figura 3.6 – Diagrama de blocos da estratégia de controle utilizada para emulação do capacitor eletrônico.



Fonte: elaborado pelo autor

A implementação das malhas de controle em paralelo é possível pois as duas variáveis de controle são independentes no domínio da frequência, uma vez que o controlador $C_v(s)$ fica responsável apenas pela parcela contínua do sinal, enquanto o controlador $C_i(s)$ fica responsável pela parcela alternada do sinal.

A determinação do diagrama de blocos tem por objetivo permitir o projeto dos controladores $C_i(s)$ e $C_v(s)$. Para que isso seja possível, faz-se necessário encontrar as funções de transferência que descrevem as plantas $G_{ilfvco}(s)$ e $G_{vcod}(s)$, a admitância $Y(s)$, os ganhos dos sensores K_{vCb} , K_{vCo} e K_{ilf} , o ganho do modulador *PWM*, e as funções de transferência dos filtros $FPB_{vbus}(s)$, $FPB_{ilf}(s)$, $FPA_{ilf}(s)$ e $FPB_{vo}(s)$.

3.2 OBTENÇÃO DOS MODELOS MATEMÁTICOS

3.2.1 Admitância $Y(s)$

O bloco da admitância $Y(s)$ pode ser representado pelas aproximações apresentadas na seção 3, sendo previamente apresentada em (3.23) e reescrita a seguir:

$$Y(s) = \frac{i_{LjRef}}{v_{Cb}} = \frac{\omega_b^2 C_{CEC} s}{s^2 + 2\xi\omega_b s + \omega_b^2}. \quad (3.29)$$

3.2.2 Planta $G_{vcod}(s)$

A partir do diagrama de blocos da Figura 3.6, constata-se que a planta $G_{vcod}(s)$ relaciona a influência que a variável de controle $\tilde{d}(s)$ tem sobre a tensão do capacitor de saída $\tilde{v}_{Co}(s)$, sendo descrita por:


$$G_{vcod}(s) = \frac{\tilde{v}_{Co}(s)}{d(s)}. \quad (3.30)$$

Um conversor chaveado possui descontinuidades devido ao chaveamento dos interruptores, gerando uma complexibilidade maior para determinar a função de transferência do circuito. Como primeiro passo, é necessário encontrar uma forma de contornar tais descontinuidades. Considerando que os conversores trabalham com frequências elevadas, muito superiores as constantes de tempo dos elementos passivos do circuito, pode-se aproximar os valores instantâneos por meio dos respectivos valores médios em cada período de chaveamento T_s .

A Figura 3.7 representa o modelo comutado do circuito do conversor da CEC. Considerando que o conversor opera em regime permanente e em modo de condução contínua, durante a etapa de condução do interruptor S_1 ($0 \leq t \leq dT_s$), a corrente em i_{S1} é igual a corrente do indutor de saída i_{Lo} . Nesse mesmo intervalo, o interruptor S_2 está bloqueado e suporta a tensão do capacitor de filtro v_{Cf} . No segundo intervalo ($dT_s \leq t \leq T_s$), S_1 é comandado a bloquear, a corrente i_{S1} torna-se nula e S_2 entra em condução, levando a tensão v_{S1} à zero. Como

o filtro de entrada do conversor não permite a passagem de alta frequência, pode-se assumir que a tensão v_{Cf} é igual ao valor médio da tensão do barramento V_{bus} .

Figura 3.7 – Modelo comutado da CEC.




Partindo do conceito do valor médio quase instantâneo, é possível substituir os interruptores por fontes controladas de valor igual ao valor médio da grandeza considerada (tensão ou corrente) calculado em um período de comutação. Tais valores médios podem ser calculados de acordo com:

$$\langle i_{S1} \rangle = i_{L_o} d, \quad (3.31)$$

$$\langle v_{S2} \rangle = v_{C_f} d. \quad (3.32)$$

O circuito comutado pode ser então redesenhado, e irá representar o modelo médio de grandes sinais.

Figura 3.8 – Modelo médio de grandes sinais da CEC.



Uma vez encontrado o modelo de valores médios, é então necessário linearizar as equações em torno de um ponto de operação para, então, aplicar a transformada de Laplace buscando a obtenção da função de transferência que descreve o comportamento dinâmico da planta. Diante do exposto, aplicando-se pequenas perturbações (\tilde{x}) nos entornos do ponto de operação (X) das variáveis de interesse do circuito é possível descrevê-las como:

$$\begin{aligned}
\langle i_{S1} \rangle_{T_S} &= I_{S1} + \tilde{i}_{S1}, \\
\langle i_{Lo} \rangle_{T_S} &= I_{Lo} + \tilde{i}_{Lo}, \\
\langle v_{S2} \rangle_{T_S} &= V_{S2} + \tilde{v}_{S2}, \\
\langle V_{bus} \rangle_{T_S} &= V_{bus}.
\end{aligned} \tag{3.33}$$

Como mencionado anteriormente, a tensão do barramento pode ser considerada constante, o que também anula a componente de perturbação \tilde{v}_{bus} .

Da mesma forma, a razão cíclica perturbada é descrita como:

$$d = D + \tilde{d}. \tag{3.34}$$

Após as equações perturbadas (3.33) serem substituídas nas equações (3.31) e (3.32), obtém-se:

$$\begin{aligned}
I_{S1} + \tilde{i}_{S1} &= (D + \tilde{d})(I_{Lo} + \tilde{i}_{Lo}), \\
I_{S1} + \tilde{i}_{S1} &= DI_{Lo} + D\tilde{i}_{Lo} + \tilde{d}I_{Lo} + \tilde{d}\tilde{i}_{Lo},
\end{aligned} \tag{3.35}$$

$$\begin{aligned}
V_{S2} + \tilde{v}_{S2} &= (D + \tilde{d})V_{bus}, \\
V_{S2} + \tilde{v}_{S2} &= DV_{bus} + \tilde{d}V_{bus}.
\end{aligned} \tag{3.36}$$

Como as variações em torno do ponto de operação são muito pequenas, por hipótese simplificativa assume-se que o produto de duas perturbações é desprezível quando comparado com a magnitude das demais componentes da equação, podendo ser desconsideradas.

Os termos das equações (3.35) e (3.36) podem ser agrupados para descrever as parcelas variantes no tempo e as parcelas constantes (ponto de operação). Nesse sentido, em regime permanente, o comportamento estático da corrente que atravessa o interruptor S_1 e a tensão aplicada ao interruptor S_2 , são dadas por:

$$I_{S1} = DI_{Lo} = 0, \tag{3.37}$$

$$V_{S2} = DV_{bus}. \tag{3.38}$$

Uma vez que o circuito estudado não possui carga, em regime permanente, a corrente média no indutor de saída I_{Lo} é nula, tornando o valor médios da corrente em i_{S1} nulo e da mesma forma, todos os termos dependentes dela.


Por sua vez, as variáveis referentes às perturbações trazem informações sobre o comportamento dinâmico do conversor e, portanto, são úteis à obtenção dos modelos orientados ao controle. Especificamente, tais equações descrevem o comportamento dinâmico da corrente que atravessa o interruptor S_1 e a tensão aplicada ao interruptor S_2 , respectivamente.

$$\tilde{i}_{S1} = D\tilde{i}_{L_o}, \quad (3.39)$$

$$\tilde{v}_{S2} = d\tilde{V}_{bus}. \quad (3.40)$$

Como a tensão do barramento é considerada constante, no modelo de pequenos sinais o capacitor de barramento C_b é suprimido do circuito, sendo substituído por um curto-circuito. A Figura 3.9 ilustra o circuito do modelo de pequenos sinais, o qual é linear e invariante no tempo, permitindo então a determinação da função de transferência que descreve a planta $G_{vod}(s)$.


Figura 3.9 – Modelo médio de pequenos sinais da CEC.



Fonte: elaborado pelo autor

Analisando o modelo de pequenos sinais, pode-se encontrar a tensão de saída \tilde{v}_{C_o} partindo-se do conceito de divisor de tensão entre a impedância do indutor L_o e a impedância de saída $Z_{o(eq)}$, apresentada na Figura 3.10.

Figura 3.10 – Modelo médio de pequenos sinais com $Z_{o(eq)}$.



Fonte: elaborado pelo autor

A impedância $Z_{o(eq)}$ é determinada por meio da associação em paralelo da impedância do capacitor C_o com a impedância do ramo de amortecimento, ou seja:

$$Z_{o(eq)} = \frac{1}{sC_o} \parallel \left(\frac{1}{sC_{od}} + R_{od} \right) = \frac{sC_{od}R_{od} + 1}{s^2C_oC_{od}R_{od} + s(C_o + C_{od})}, \quad (3.41)$$


$$\tilde{v}_{C_o} = \tilde{d}V_{bus} \frac{Z_{o(eq)}}{Z_{o(eq)} + sL_o}. \quad (3.42)$$

Substituindo a equação (3.42) em (3.30), encontra-se a função de transferência da planta da tensão de saída em função da razão cíclica:

$$G_{vcod}(s) = \frac{\tilde{v}_{C_o}(s)}{\tilde{d}(s)} = \frac{sV_{bus}C_{od}R_{od} + V_{bus}}{s^3C_oC_{od}R_{od}L_o + s^2(C_oL_o + C_{od}L_o) + sC_{od}R_{od} + 1}. \quad (3.43)$$

O diagrama de Bode da função de transferência do modelo da planta $G_{vcod}(s)$ é apresentado na Figura 3.11.


Figura 3.11 – Diagrama de Bode de $G_{vcod}(s)$.



Fonte: elaborado pelo autor

Para fins de validação da função de transferência obtida, realizou-se a simulação do modelo comutado e confrontando-a com a planta. Em ambos fora aplicado um degrau de razão cíclica de 1%, comprovando a validade do modelo, como pode ser observado na Figura 3.12.

Figura 3.12 – Validação do modelo da planta de $G_{vcod}(s)$.



Fonte: elaborado pelo autor

3.2.3 Planta $G_{ilfvc0}(s)$

Analisando o diagrama de blocos da Figura 3.6, conclui-se que a planta $G_{ilfvc0}(s)$ relaciona a tensão de saída do conversor com a corrente no indutor de entrada, portanto:

$$G_{ilfvc0}(s) = \frac{\tilde{i}_{Lf}}{\tilde{v}_{Co}}. \quad (3.44)$$

A fim de simplificar a determinação da planta, opta-se por determinar primeiramente a planta $G_{ilfd}(s)$, dada por:

$$G_{ilfd}(s) = \frac{\tilde{i}_{Lf}}{d}, \quad (3.45)$$

tendo em vista que a igualdade

$$G_{ilfvc0}(s) = \frac{G_{ilfd}(s)}{G_{vcod}(s)} = \frac{\tilde{i}_{Lf}}{\tilde{v}_{Co}}, \quad (3.46)$$

é verdadeira e a planta $G_{vcod}(s)$ já é conhecida.

Baseado no circuito da Figura 3.9, observa-se que a corrente no indutor de entrada é definida por meio de:

$$\tilde{i}_{Lf} = \tilde{i}_{Cf} + \tilde{i}_{S1}. \quad (3.47)$$

Por sua vez, a corrente que flui pelo capacitor de filtro é definida por:

$$\tilde{i}_{C_f} = \tilde{v}_{C_f} s C_f. \quad (3.48)$$

Por estarem em paralelo, a tensão no capacitor de filtro de entrada é igual, mas de polaridade oposta, à tensão sobre o indutor de filtro, portanto:

$$\tilde{i}_{C_f} = -\tilde{i}_{L_f} s^2 C_f L_f. \quad (3.49)$$

Além disso, a corrente no indutor de saída \tilde{i}_{L_o} pode ser encontrada por meio de:

$$\tilde{i}_{L_o} = \frac{\tilde{d}V_{bus}}{Z_{o(eq)} + sL_o}. \quad (3.50)$$

Substituindo (3.50) em (3.39), encontra-se a corrente no interruptor S_1 , descrita por:

$$\tilde{i}_{S_1} = \frac{\tilde{d}DV_{bus}}{Z_{o(eq)} + sL_o}. \quad (3.51)$$

Por fim, substituindo (3.49) e (3.51) em (3.47), e realizando as manipulações matemáticas para isolar o termo \tilde{d} , obtém-se a equação que representa a função de transferência $G_{ilfd}(s)$:

$$G_{ilfd}(s) = \frac{b_2 s^2 + b_1 s}{a_5 s^5 + a_4 s^4 + a_3 s^3 + a_2 s^2 + a_1 s + a_0}, \quad (3.52)$$


em que:

$$\begin{aligned} b_1 &= DV_{bus} (C_o + C_{od}), \\ b_2 &= DV_{bus} C_o C_{od} R_{od}, \end{aligned} \quad (3.53)$$

$$\begin{aligned} a_0 &= 1, \\ a_1 &= C_{od} R_{od}, \\ a_2 &= C_f L_f + C_o L_o + C_{od} L_o, \\ a_3 &= C_f L_f C_{od} R_{od} + C_o C_{od} R_{od} L_o, \\ a_4 &= C_f L_f C_o L_o + C_f L_f C_{od} L_o, \\ a_5 &= C_f L_f C_o C_{od} R_{od} L_o. \end{aligned} \quad (3.54)$$

O diagrama de Bode da função de transferência do modelo da planta $G_{vcod}(s)$ é apresentado na Figura 3.13, sendo possível observar a ressonância do dentro de entrada sintonizado na frequência de 20 kHz.


Figura 3.13 – Diagrama de Bode da planta $G_{ilfd}(s)$.



Fonte: elaborado pelo autor

Novamente, a função de transferência foi simulada juntamente com o circuito comutado com o propósito de validação, corroborada na Figura 3.14.

Figura 3.14 – Validação do modelo da planta de $G_{ilfd}(s)$.




Fonte: elaborado pelo autor

Com as plantas $G_{vcod}(s)$ e $G_{ilfd}(s)$ devidamente validadas, pode-se assumir como verdadeira a validação de $G_{ilfvco}(s)$, seguindo a equação (3.46). Como resultado, o diagrama de

Bode da função de transferência resultante do modelo da planta $G_{ilfvo}(s)$ é apresentado na Figura 3.15.

Figura 3.15 – Diagrama de Bode da planta $G_{ilfvo}(s)$.



Fonte: elaborado pelo autor

3.3 PROJETO DOS FILTROS

Os blocos dos filtros presentes no diagrama da Figura 3.5 representam os elementos de filtragem necessários para realizar o condicionamento dos sinais que serão utilizados pela implementação digital. De acordo com o teorema *Nyquist-Shannon* [61], a frequência de amostragem de um sinal deve ter, no mínimo, o dobro da frequência da banda de frequência do sinal amostrado. Isso se deve ao fato de o sinal amostrado apresentar espectro que contém componentes de frequências múltiplas da frequência de amostragem, o que causaria um cruzamento espectral no sinal (*aliasing*). Partindo dessa premissa, são implementados filtros *anti-aliasing* que limitam o espectro do sinal lido para valores de frequência abaixo da frequência de amostragem, garantido o pleno funcionamento do circuito de leitura.

Os filtros implementados para o condicionamento do sinal da corrente de entrada e da tensão do barramento cc do inversor foram filtros passa-baixa de primeira ordem, representados respectivamente, por:

$$FPB_{if}(s) = \frac{1}{\omega_{FPBi} + s}, \quad (3.55)$$

$$FPB_{vbus}(s) = \frac{1}{\omega_{FPBvbus} + s}. \quad (3.56)$$

Para o condicionamento do sinal da tensão de saída do conversor utilizou-se um filtro passa-baixa de segunda ordem, descrito por:

$$FPB_{vo}(s) = \frac{s}{s^2 + 2\xi\omega_{FPBvo} \cdot s + \omega_{FPBvo}^2}. \quad (3.57)$$

Por fim, o filtro passa-alta responsável pela eliminação da componente contínua do sinal da corrente de entrada do conversor, também foi projetado para ser de primeira ordem:

$$FPA_{if}(s) = \frac{s}{\omega_{FPAi} + s}. \quad (3.58)$$

3.4 PROJETO DOS COMPENSADORES

Baseado no diagrama de blocos apresentado na Figura 3.6, parte-se para o projeto dos compensadores, responsáveis por corrigir o erro gerado pela diferença entre o sinal de referência e o sinal de realimentação da variável de interesse.

Como mencionado anteriormente, as malhas de controle da tensão de saída e da corrente de entrada da CEC estão desacopladas dinamicamente, isto é, a dinâmica da malha de controle da tensão de saída é muito lenta quando comparada com a dinâmica da malha de controle da corrente de entrada da célula. Isso garante que não haja interferência de uma malha na outra, permitindo que sejam projetadas de forma independente.


3.4.1 Controlador da tensão média de Vo

A malha formada pela realimentação e controle da tensão de saída pode ser extraída do diagrama de blocos da Figura 3.6. Uma vez que a dinâmica da malha de corrente é muito mais rápida, é possível considerar que variável de controle d_i é vista como nula para a malha de tensão.

O diagrama de blocos em malha fechada da tensão de saída da célula é apresentado na Figura 3.16, e analisando-a, é encontrada a função de transferência que descreve a $FTMF_{v_o}(s)$, expressa por:

$$FTMF_{v_o}(s) = \frac{\tilde{v}_{Co}}{V_{CoRef}} = \frac{C_v(s)K_{PWM}G_{vcod}(s)}{1 + K_{vco}FPB_{vo}(s)C_v(s)K_{PWM}G_{vcod}(s)}. \quad (3.59)$$

Figura 3.16 – Diagrama de blocos da estratégia de controle da tensão de saída do conversor de emulação do capacitor eletrônico.



Fonte: elaborado pelo autor

Como pode ser observado, o polinômio formado no denominador da $FTMF_{v_o}(s)$ possui toda a informação sobre os polos da malha fechada:

$$1 + K_{vco}FPB_{vo}(s)C_v(s)K_{PWM}G_{vcod}(s) = 0. \quad (3.60)$$

Tal condição é suficiente para realizar o projeto do compensador da malha. O polinômio característico formado na equação (3.60) pode ser chamado de função de transferência de laço aberto compensada ($FTLA_{voC}(s)$), a qual contempla o laço de realimentação e o compensador. Para projetar o compensador, é necessário encontrar a função de transferência de laço aberto não compensada ($FTLA_{voNC}(s)$), que representa o sistema sem a presença do compensador. As relações mencionadas são descritas a seguir:

$$FTLA_{voC}(s) = K_{vco}FPB_{vo}(s)C_v(s)K_{PWM}G_{vcod}(s), \quad (3.61)$$

$$FTLA_{voC}(s) = FTLA_{voNC}(s)C_v(s), \quad (3.62)$$

$$FTLA_{voNC}(s) = K_{vco}FPB_{vo}(s)K_{PWM}G_{vcod}(s). \quad (3.63)$$

O controlador Proporcional Integral (PI), descrito por:

$$C_{PI}(s) = k_c + \frac{k_c \omega_z}{s}, \quad (3.64)$$

é um tipo de compensador utilizado para garantir erro nulo ao seguimento de entradas do tipo degrau em regime permanente. O PI é composto por um ganho proporcional (k_c) e uma parcela integrativa ($k_c \omega_z/s$), podendo também ser escrito na forma:

$$C_{PI}(s) = k_c \left(\frac{s + \omega_z}{s} \right). \quad (3.65)$$

O compensador pode ser projetado a partir da resposta em frequência da $F T L A_{voC}(s)$. Sabendo que na frequência de cruzamento por zero ($s = \omega_c$) o módulo da $F T L A_{voC}(s)$ é unitário, tem-se que:

$$|F T L A_{voNC}(s)| |C_v(s)| = 1. \quad (3.66)$$

Portanto, o módulo do compensador na frequência de cruzamento por zero deve obedecer seguinte relação:

$$|C_v(\omega_{cv})| = \frac{1}{|F T L A_{voNC}(\omega_{cv})|}. \quad (3.67)$$

Da mesma forma, é possível observar o comportamento da fase da $F T L A_{voC}(s)$, em que:

$$\angle F T L A_{voNC}(\omega_{cv}) + \angle C_v(\omega_{cv}) = 180^\circ. \quad (3.68)$$

Na frequência ω_c , a fase da $F T L A_{voC}(s)$ deve ser menor do que 180° , caso contrário, ocorre a inversão do sinal de realimentação, fazendo com que o controlador integre o erro obtido por meio de uma realimentação positiva, e não negativa como desejado, o que levaria o sistema a instabilidade.

Portanto, define-se uma margem de fase (MF), isto é, uma distância entre a fase do sistema e 180° , a qual garante ao sistema uma margem de estabilidade. Diante do exposto, a fase do controlador na frequência de cruzamento pode ser definida:

$$\angle C_v(\omega_{cv}) = MF_v - 180^\circ - \angle F T L A_{voNC}(\omega_{cv}). \quad (3.69)$$

Para dar continuidade ao projeto do controlador PI é necessário encontrar as equações que representam o valor do módulo e da fase da equação (3.65) na frequência de cruzamento por zero, as quais são apresentadas respectivamente em:

$$|C_v(\omega_{cv})| = \frac{k_{cv} \sqrt{\omega_{cv}^2 + \omega_{zv}^2}}{\omega_{cv}}, \quad (3.70)$$

$$\angle C_v(\omega_{cv}) = \text{atan}\left(\frac{\omega_{cv}}{\omega_{zv}}\right) - 90^\circ. \quad (3.71)$$

Igualando as equações (3.67) e (3.70), e realizando as operações matemáticas necessárias, encontra-se a equação para a determinação do ganho do controlador k_{cv} :

$$k_{cv} = \frac{\omega_{cv}}{\sqrt{\omega_{cv}^2 + \omega_{zv}^2} |FTLA_{voNC}(\omega_{cv})|}. \quad (3.72)$$

De maneira análoga, igualando as equações (3.69) e (3.71), e isolando o termo referente ao zero do controlador, encontra-se:


$$\omega_{zv} = \frac{\omega_{cv}}{\tan[MF_v - 90^\circ - \angle FTLA_{voNC}(\omega_{cv})]}. \quad (3.73)$$

3.4.2 Controlador da correção da ondulação do barramento

Novamente, baseado no diagrama da Figura 3.6, encontra-se a função de transferência da malha fechada do controle de corrente. Nessa representação, malha de tensão pode ser redesenhada como um bloco equivalente que relaciona a tensão de saída \tilde{v}_o com a varável de controle d_i , conforme pode ser visto na Figura 3.17 e matematicamente representado por:

$$H_v(s) = \frac{\tilde{v}_{Co}}{d_i} = \frac{K_{PWM} G_{vod}(s)}{1 + K_{PWM} K_{vCo} G_{vod}(s) C_{vco}(s)}. \quad (3.74)$$

Figura 3.17 – Diagrama de blocos da estratégia de controle da corrente de entrada do conversor de emulação do capacitor eletrônico.



Fonte: elaborado pelo autor

Da mesma forma que o controlador da tensão de saída, o controlador da corrente de entrada é determinado com a determinação da função de transferência de malha fechada obtida a partir da Figura 3.17 e expressa por:

$$FTMF_i(s) = \frac{C_i(s)H_v(s)G_{ilfvco}(s)}{1 + K_{ilf}FPB_{ilf}(s)FPA_{ilf}(s)C_i(s)H_v(s)G_{ilfvco}(s)}. \quad (3.75)$$

Baseado na estratégia de controle proposta, a referência da malha de controle da corrente de entrada do conversor é composta da somatória de componentes senoidais. Sabe-se que o controlador PI apresenta erro nulo ao degrau, porém não a habilidade de garantir erro nulo a referências senoidais. Tendo em vista que, como já descrito, a referência de corrente possui maior influência de componentes em frequências mais baixa, mais especificamente no dobro da frequência da rede, ou seja, 120 Hz, o controlador PI pode ainda ser utilizado, pois o ganho por ele provido pode ser elevado em baixas frequências, desde que a frequência de cruzamento por zero seja muito maior do que a frequência do sinal de referência.

Baseado na equação (3.75) é obtida a função de transferência de laço aberto não compensada de corrente $FTLA_{iNC}(s)$:

$$FTLA_{iNC}(s) = K_{ilf}FPB_{ilf}(s)FPA_{ilf}(s)C_i(s)H_v(s)G_{ilfvco}(s). \quad (3.76)$$

Como no caso da malha de tensão, os parâmetros do controlador PI de corrente podem ser determinados por:

$$k_{ci} = \frac{\omega_{ci}}{\sqrt{\omega_{ci}^2 + \omega_{zi}^2} |FTLA_{iNC}(\omega_{ci})|}, \quad (3.77)$$

$$\omega_{zi} = \frac{\omega_{ci}}{\tan \left[MF_i - 90^\circ - \angle FTLA_{iNC}(\omega_{ci}) \right]}. \quad (3.78)$$

A fim de melhorar a resposta do sistema, optou-se por implementar um controlador ressonante juntamente com o controlador PI, para melhorar a resposta na frequência fundamental da ondulação de potência.

O controlador ressonante possui um par de polos ressonantes que adicionam um ganho ponderado por k_r na frequência de ressonância ω_r [62], ou seja:

$$C_{PI+R}(s) = \frac{k_{ci}(s + \omega_{zi})}{s} + \frac{k_r s}{\omega_r^2 + s^2}. \quad (3.79)$$

Na equação (3.79), observa-se a presença do controlador PI com a adição da parcela ressonante. O projeto em questão não utiliza amortecimento na parcela ressonante e o parâmetro k_r é considerado unitário, garantindo ganho infinito na frequência de ressonância.

Baseado no método de projeto da resposta em frequência, determina-se o módulo e a fase do controlador $C_{PI+R}(s)$ na frequência de cruzamento por zero, os quais são descritos em:

$$|C_{PI+R}(\omega_{ci})| = \frac{\sqrt{\left[k_{ci}(\omega_r^2 - \omega_{ci}^2)\omega_{zi} - \omega_{ci}^2 \right]^2 + \left[k_{ci}\omega_{ci}(\omega_r^2 - \omega_{ci}^2) \right]^2}}{\omega_{ci}(\omega_r^2 - \omega_{ci}^2)}, \quad (3.80)$$

$$\angle C_{PI+R}(\omega_{ci}) = \text{atan} \left[\frac{k_{ci}\omega_{ci}(\omega_r^2 - \omega_{ci}^2)}{k_{ci}(\omega_r^2 - \omega_{ci}^2)\omega_{zi} - \omega_{ci}^2} \right] - 90^\circ. \quad (3.81)$$

Com base nas equações (3.80) e (3.81) é possível determinar o ganho proporcional k_{ci} e ω_{zi} do controlador PI + ressonante.

$$k_{ci} = \frac{\tan \left(MF_i - 90^\circ - \angle FTLA_{iNC}(\omega_{ci}) \right)}{\left| FTLA_{iNC}(\omega_{ci}) \right| \sqrt{\tan \left(MF_i - 90^\circ - \angle FTLA_{iNC}(\omega_{ci}) \right)^2 + 1}}, \quad (3.82)$$

$$\omega_{zi} = \frac{k_{ci}\omega_{ci}(\omega_r^2 - \omega_{ci}^2) + \omega_{ci}^2 \tan \left[MF_i - 90^\circ - \angle FTLA_{iNC}(\omega_{ci}) \right]}{k_{ci}(\omega_r^2 - \omega_{ci}^2) \tan \left[MF_i - 90^\circ - \angle FTLA_{iNC}(\omega_{ci}) \right]}. \quad (3.83)$$

3.4.3 Implementação digital

A fim de realizar a implementação do controle por intermédio de um microprocessador digital, é necessário realizar a discretização dos controladores para que seja possível realizar a implementação em tempo discreto. Para isso, é utilizada a transformada bilinear ou de Tustin, que converte equações no domínio da frequência s em equações de tempo discreto no domínio z . A equação que relaciona as variáveis z e s , sendo T_a o período de amostragem do sinal, é expressa por:

$$s = \frac{2}{T_a} \frac{1 - z^{-1}}{1 + z^{-1}}. \quad (3.84)$$

Considerando a propriedade da transformada z inversa, é possível determinar as equações de diferença dos sinais no domínio do tempo, em que z^{-1} corresponde a um atraso unitário no domínio do tempo discreto, ou seja:

$$\begin{aligned} R(z) \cdot z^{-1} &= R(n-1), \\ R(z) \cdot z^{-2} &= R(n-2), \\ &\vdots \\ R(z) \cdot z^{-x} &= R(n-x). \end{aligned} \quad (3.85)$$

Partindo desse conceito, os controladores podem ser reescritos utilizando equações de diferença no domínio do tempo discreto, possibilitando a implementação digital do controle.

O controlador PI descrito na equação (3.65), e representado novamente por conveniência na equação (3.86), relaciona o erro do sinal lido com a variável de controle, ou seja:

$$C_{PI}(s) = \frac{d_v}{v_{erro}} = k_c \left(\frac{s + \omega_z}{s} \right). \quad (3.86)$$

Substituindo a equação (3.84) na equação (3.86), e utilizando a relação descrita em (3.85), é possível encontrar uma equação de diferenças que representa o controlador PI no tempo discreto, possibilitando a implementação digital, ou seja:

$$d_v(n) = b_{0PI} v_{erro}(n) + b_{1PI} v_{erro}(n-1) + d_v(n-1), \quad (3.87)$$

em que os coeficientes b_{0PI} e b_{1PI} são descritos por meio de:

$$b_{0PI} = k_{cv} \left(\frac{T_a \cdot \omega_{zv}}{2} + 1 \right), \quad (3.88)$$

$$b_{1PI} = k_{cv} \left(\frac{T_a \cdot \omega_{zv}}{2} - 1 \right). \quad (3.89)$$

O mesmo processo pode ser repetido para encontrar a equação de diferença referente ao controlador PI + ressonante, sendo que:

$$d_v(n) = b_{0PIR} v_{erro}(n) + b_{1PIR} v_{erro}(n-1) + b_{2PIR} v_{erro}(n-2) + b_{3PIR} v_{erro}(n-3) - a_{1PIR} d_v(n-1) - a_{2PIR} d_v(n-2) - a_{3PIR} d_v(n-3), \quad (3.90)$$

cujos coeficientes são dados por:

$$\begin{aligned} b_{0PIR} &= \frac{8k_{ci} + 4T_a + 4k_{ci}T_a\omega_{zi} + 2k_{ci}T_a^2\omega_r + k_{ci}T_a^3\omega_{zi}\omega_r}{2T_a^2\omega_r + 8}, \\ b_{1PIR} &= -\frac{24k_{ci} + 4T_a + 4k_{ci}T_a\omega_{zi} - 2k_{ci}T_a^2\omega_r - 3k_{ci}T_a^3\omega_{zi}\omega_r}{2T_a^2\omega_r + 8}, \\ b_{2PIR} &= \frac{24k_{ci} - 4T_a - 4k_{ci}T_a\omega_{zi} - 2k_{ci}T_a^2\omega_r + 3k_{ci}T_a^3\omega_{zi}\omega_r}{2T_a^2\omega_r + 8}, \\ b_{3PIR} &= -\frac{8k_{ci} - 4T_a - 4k_{ci}T_a\omega_{zi} + 2k_{ci}T_a^2\omega_r - k_{ci}T_a^3\omega_{zi}\omega_r}{2T_a^2\omega_r + 8}, \\ a_{1PIR} &= \frac{2T_a^2\omega_r - 24}{2T_a^2\omega_r + 8}, \\ a_{2PIR} &= -\frac{2T_a^2\omega_r - 24}{2T_a^2\omega_r + 8}, \\ a_{3PIR} &= -1. \end{aligned} \quad (3.91)$$

3.5 CONCLUSÃO DO CAPÍTULO

Neste capítulo descreveu-se a representação de capacitores reais por meios de funções de transferências equivalentes com características de filtros passa-banda, assim como as possíveis implementações desses filtros para gerar sinais de referência análogos à resposta dos capacitores, mostrando ser possível gerar um sinal de referência para a malha de controle de

corrente por meio da aplicação de um filtro passa-banda com comportamento análogo ao capacitor real na tensão do barramento.

Verificou-se ser possível controlar o conversor por meio de duas malhas de controle desacopladas dinamicamente seguindo a estratégia de controle proposta. E destacou-se a importância dos filtros e da relação entre as frequências presentes nos parâmetros do projeto.


4 SIMULAÇÕES

Com o propósito de elucidar e validar o conceito da célula de emulação de capacitância, realizar-se-á via simulação o comportamento do sistema proposto quando inserido no barramento de um microinversor fotovoltaico.

Um inversor conectado à rede elétrica na configuração VSI com um filtro de saída LCL foi considerado para a realização das simulações, as quais foram realizadas no *software* PSIM. O referido microinversor, projetado e dimensionado em [53], possui potência de 250 W, frequência de comutação de 20 kHz e injeta corrente em uma rede elétrica com frequência de 60 Hz e 220 V eficazes. A Figura 4.1 apresenta o circuito do inversor simulado. O módulo fotovoltaico é representado por uma fonte de corrente contínua com valor I_{pv} descrito por:

$$I_{pv} = \frac{P_{pv}}{V_{bus}}. \quad (4.1)$$

Figura 4.1 – Circuito do microinversor fotovoltaico conectado à rede elétrica simulado no *software* PSIM.




Fonte: elaborado pelo autor

O capacitor do barramento, responsável por realizar o desacoplamento de potência é dimensionado de acordo com a equação (2.35), e nos próximos exemplos é projetado para permitir uma ondulação na tensão de 8% (33,6 V), tendo valor de 47 µF.

Realizando-se a simulação do microinversor apresentado na Figura 4.1, com o capacitor de barramento projetado para ondulação de tensão de 8%, obtém-se o perfil de tensão apresentado na Figura 4.2, cujo valor médio se estabelece em 420 V enquanto a ondulação de tensão surge com frequência igual ao dobro da frequência da rede elétrica (120 Hz). A ondulação de tensão de pico a pico é de 34,13 V, e corresponde ao valor esperado na presença de um capacitor de 47 μF .


Figura 4.2 – Tensão no barramento cc com capacitor de 47 μF .



Fonte: elaborado pelo autor

A fim de diminuir a ondulação de tensão, implementou-se o circuito da Figura 4.3, em que se adiciona ao barramento cc mais um capacitor C_{CEC} com valor de 470 μF que, teoricamente, reduz o valor de ondulação de tensão no barramento cc para aproximadamente 3,3 V, ou 0,727%.


Figura 4.3 – Capacitor de 470 μF adicionado ao barramento cc.



Fonte: elaborado pelo autor

A Figura 4.4 ilustra a tensão do barramento após a inclusão da capacitância adicional de 470 μF no instante $t=0,5$ s, sendo possível verificar a redução da ondulação de tensão para aproximadamente 3,3 V.


Figura 4.4 – Ondulação de tensão no barramento cc com a adição de um capacitor de 470 μF no instante $t=0,5$ s.



Fonte: elaborado pelo autor

Partindo dessa premissa e dos aspectos apresentados na seção 3, realizou-se a substituição do capacitor de 470 μF por uma fonte de corrente controlada com amplitude estimada por meio da função de transferência que representa a admitância do capacitor, como mostra o diagrama apresentado na Figura 4.5.

Figura 4.5 – Adição de uma fonte corrente controlada no barramento cc com amplitude determinada pela resposta da admitância do capacitor à tensão do barramento cc.




Fonte: elaborado pelo autor

Optou-se pela representação baseada no filtro passa-baixa de segunda ordem com a adição da parcela capacitiva, como representado na equação (4.2). Dessa forma, é possível utilizar o filtro passa-baixa já empregado na leitura da tensão do barramento como filtro *anti-aliasing*. Este filtro é sintonizado na frequência de corte de 10 kHz e possui fator de amortecimento $\xi = 1$:

$$Y_{cap}(s) = \frac{\omega_b^2 C_{CEC} s}{s^2 + 2\xi\omega_b s + \omega_b^2}. \quad (4.2)$$

Confirmando a metodologia proposta, a Figura 4.6 apresenta o perfil da tensão do barramento, a partir do qual pode ser percebida a redução da ondulação da tensão do barramento para o valor de aproximadamente 3,3 V, reproduzindo o mesmo comportamento do capacitor de 470 μF .

Figura 4.6 – Ondulação de tensão no barramento cc com a adição da fonte de corrente controlada no instante $t=0,5$ s.



Fonte: elaborado pelo autor

Ainda, tendo em vista a comprovação obtida na simulação anterior, substituiu-se a fonte de corrente controlada por um conversor cc-cc, cuja corrente de entrada é controlada para corresponder à referência gerada pela função de transferência da admitância do capacitor. O conversor em questão é apresentado na Figura 4.7 e fora projetado conforme descrito na seção 2.5, sendo seus parâmetros descritos na Tabela 4.1.

Tabela 4.1 – Parâmetros da CEC implementada.

Parâmetros	Valor
Potência nominal (P_{pv})	250 W
Tensão do barramento cc (V_{bus})	420 V
Tensão na saída da CEC (V_{Co})	250 V
Frequência de comutação (f_s)	100 kHz
Capacitor do barramento cc (C_{bus})	47 μF
Capacitor de saída (C_o)	47 μF
Indutor de saída (L_o)	1 mH
Capacitor do ramo de amortecimento (C_{od})	47 μF
Resistor do ramo de amortecimento (R_{od})	6,7 Ω
Capacitor do filtro de entrada (C_f)	1 μF
Indutor do filtro de entrada (L_f)	63,3 μH

Fonte: elaborado pelo autor

Os valores dos filtros são definidos na Tabela 4.2 e os ganhos dos controladores na Tabela 4.3. Inicialmente, utilizou-se o controlador PI para fazer a compensação do erro da corrente de entrada.

Tabela 4.2 – Parâmetros dos filtros implementados.

Parâmetros	Valor
Amortecimento (ξ)	1
Frequência de corte do FPB_{vbus} (f_{pbvb})	10 kHz
Frequência de corte do FPB_{vo} (f_{pbvo})	60 Hz
Frequência de corte do FPB_i (f_{pbi})	10 kHz
Frequência de corte do FPA_i (f_{pai})	1 Hz


Fonte: elaborado pelo autor

Tabela 4.3 – Parâmetros dos controladores implementados.

Parâmetros	Valor
Frequência de cruzamento da $FTLA_{Cv}$ (f_{cv})	20 Hz
Margem de fase da $FTLA_{Cv}$ (ω_{zv})	60°
Frequência de cruzamento da $FTLA_{Ci}$ (f_{ci})	1 kHz
Margem de fase da $FTLA_{Ci}$ (ω_{zi})	60°

Fonte: elaborado pelo autor

Figura 4.7 – Conversor buck bidirecional adicionado ao barramento cc utilizado com CEC.




Fonte: elaborado pelo autor

Inicialmente utilizou-se o controlador PI para fazer a compensação do erro da corrente de entrada. No instante $t=0,5$ s, o erro entre a corrente de entrada e a referência de corrente é habilitado para que o conversor que emula o capacitor eletrônico entre em operação.

A Figura 4.8 mostra o resultado da simulação, em que é possível observar a redução da ondulação de tensão do barramento para 4,92 V. Verifica-se que, diferentemente dos casos anteriores, a ondulação da tensão do barramento não atinge o valor esperado de 3,3 V. Isso acontece devido ao fato de o controlador PI de corrente não conseguir seguir perfeitamente a referência senoidal de corrente.

Figura 4.8 – Ondulação de tensão no barramento cc com a adição da CEC utilizando controlador PI para controle da corrente de entrada.



Fonte: elaborado pelo autor

Uma opção para melhorar o seguimento da referência de corrente é aumentar a banda de controle do controlador, porém, essa condição pode tornar a resposta do controlador mais rápida e o sistema instável. Alternativamente, realizou-se a adição de um controlador ressonante não amortecido com ganho infinito na frequência da principal componente da ondulação de corrente 120 Hz. Isso significa que o controlador PI foi substituído por um controlador PI + ressonante cujos coeficientes estão apresentados na Tabela 4.4.


Tabela 4.4 – Parâmetros do controlador PI+R implementado para controle da corrente.

Parâmetros	Valor
Frequência de cruzamento da $FTLA_{Ci}$ (f_{cv})	20 Hz
Margem de fase da $FTLA_{Ci}$ (ω_{zv})	60°
Frequência de ressonância (f_{ri})	120 Hz
Ganho da parcela ressonante (k_{ri})	1

Fonte: elaborado pelo autor

O resultado da substituição com o novo compensador é apresentado na Figura 4.9, a partir do qual se observa a redução da ondulação da tensão do barramento para o valor próximo de 3,3 V.

Figura 4.9 – Ondulação de tensão no barramento cc com a adição da CEC utilizando controlador PI+R para controle da corrente de entrada.



Fonte: elaborado pelo autor

Vale destacar que, conforme se pode observar na Figura 4.8 e na Figura 4.9, após a adição do conversor cc-cc, a ondulação da tensão do barramento, mesmo antes do acionamento do controle de corrente no instante $t=0,5$ s, já havia sido reduzida de 34,13 V para 18,15 V. Essa condição se deve ao fato de enquanto o conversor está conectado ao barramento apenas controlando a tensão de saída, sua impedância capacitiva de saída é refletida para o barramento cc multiplicada pelo fator D^2 (quadrado da razão cíclica). Vale lembrar que um conversor cc-cc, ao comportar-se como um transformador cc, também reflete as impedâncias do primário para o secundário e vice-versa [52].


4.1 SIMULAÇÃO EM SPICE

Após os resultados obtidos das simulações do *software* PSIM mostrarem ser possível a implementação da metodologia proposta, optou-se por realizar simulações no *software* LTspice XVII, a fim de comprovar com maior acurácia os resultados da implementação do sistema.

Spice (do inglês: *Simulation Program with Integrated Circuit Emphasis*), é um programa de simulação com ênfase em circuitos integrados que possibilita a simulação de circuitos analógicos. Os modelos spice são amplamente utilizados na indústria por apresentar simulações que se assemelham muito ao resultado real da implementação prática. Modelos como os dos MOSFETs combinam um modelo de MOSFET tradicional que representa o canal de condução, com outros componentes como resistências, capacitâncias, indutâncias, fontes de tensão, que representam tanto componentes intrínsecos do MOSFET, quanto componentes parasitas presentes nos componentes da montagem e encapsulamento do componente [63].

Muitos fabricantes disponibilizam os modelos spice dos seus componentes. O arquivo disponibilizado consiste em uma lista de conexões que representam as ligações entre os componentes internos e cálculos condicionais, que resultam em um modelo que representa com precisão o componente real. A Figura 4.10 ilustra o modelo equivalente do MOSFET C3M0280090J da marca CREE, utilizado nas simulações.

Figura 4.10 – Modelo interno utilizado pelo LTspice XVII para representação de um MOSFET.




Fonte: elaborado pelo autor

Implementou-se o mesmo conversor da Figura 4.7 no *software* LTspice XVII, utilizando o modelo spice do MOSFET. Também foram adicionadas resistências série equivalente aos elementos passivos, a fim de estimar inicialmente as perdas, com exceção das perdas no núcleo dos indutores, e o suposto rendimento do conversor.

Para aproximar a simulação da implementação prática, executou-se a simulação de um circuito capaz de representar os atrasos gerados pela realização digital do controle. O LTspice XVII não disponibiliza ferramentas diretas para representação de circuitos digitais, porém, possui o componente *SAMPLEHOLD*, que consiste em um retentor de ordem zero, que permite atualizar o sinal de saída ao comando de um *clock* externo. A Figura 4.11 mostra o circuito de atraso unitário implementado. O primeiro *SAMPLEHOLD* é responsável por reter o valor lido ($x(n)$), enquanto os dois *SAMPLEHOLD*s seguintes são responsáveis por atrasar o sinal em um período da frequência de amostragem ($x(n-1)$).


Figura 4.11 – Circuito de atraso unitário implementado no LTspice XVII.



Fonte: elaborado pelo autor

A partir do atraso unitário, partiu-se para implementação digital dos controladores, implementando-se as equações de diferenças dadas pelas equações (3.87) e (3.90) em uma fonte controlada de tensão. A Figura 4.12, mostra o circuito utilizado para simular o controlador PI digital, em que os blocos “Zn-1” representam o subcircuito mostrado na Figura 4.11.

Figura 4.12 – Controlador PI implementado de forma digital no LTspice XVII.



Fonte: elaborado pelo autor


Utilizou-se o mesmo método para a simulação do controlador PI+R, sendo a equação de diferenças descrita como coeficiente da fonte de tensão controlada.

Os filtros ativos analógicos também foram implementados na simulação. Partindo das descrições estabelecidas na seção 3.3, foram projetados conforme descritos no APÊNDICE A.

Para implementação do modulador *PWM*, utilizou-se um *schmitt-trigger* com entrada diferencial para realizar a comparação da variável da razão cíclica com uma onda triangular. Uma vez que os interruptores do conversor buck bidirecional são dispostos de forma

complementares, e devido à simulação em spice contemplar os tempos de entrada e de saída de condução dos MOSFETs, realizou-se a implementação de um circuito para inserir um pequeno tempo morto (do inglês: *dead time*) no comando dos interruptores. A Figura 4.13 mostra o circuito implementado na simulação, em que se utilizam portas lógicas e um bloco de *delay*.


Figura 4.13 – Circuito de tempo morto implementado no LTspice XVII.



Fonte: elaborado pelo autor

A ondulação da tensão do barramento cc, resultante da simulação utilizando o controlador PI para o controle da corrente de entrada do conversor, pode ser observada na Figura 4.14. A partir de $t=500$ ms, instante em que o controle da corrente de entrada é habilitado, a ondulação de pico a pico passa de 16,49 V para 4,91 V.

Figura 4.14 – Tensão no barramento cc no momento em que o controle de corrente é habilitado.




Fonte: elaborado pelo autor

Nota-se que, como mostrado anteriormente, a ondulação da tensão de barramento não atinge o valor de 3,3 V projetado, novamente devido ao fato de o controlador PI não ser capaz de rastrear uma referência senoidal com erro nulo em regime permanente.

A Figura 4.15 mostra a tensão na saída do conversor, sendo possível observar que o valor médio manteve-se regulado em 250 V e que a presença da ondulação aumenta no instante $t=500$ ms, comprovando a transferência do fluxo de potência para os capacitores de saída do conversor.


Figura 4.15 – Tensão no capacitor de saída no momento em que o controle de corrente é habilitado.



Fonte: elaborado pelo autor

A Figura 4.16 mostra a corrente na entrada do conversor i_{L_f} , e a referência de corrente gerada pela admitância emulada. Observa-se uma diferença entre a amplitude das ondas, pois conforme mencionado, o controlador PI não é apto a rastrear com precisão a referência senoidal.

Figura 4.16 – Comparação entre a corrente no indutor de filtro e a referência de corrente gerada pela função de admitância do capacitor.




Fonte: elaborado pelo autor

A fim de melhorar o rastreamento da referência de corrente pelo controlador de corrente, implementou-se o controlador ressonante junto ao controlador PI. A Figura 4.17 mostra a tensão do barramento cc, em que se observa a diminuição da ondulação de tensão no instante em que o controle de corrente é habilitado. Nota-se, agora, que o valor da ondulação

de tensão atinge 3,03 V, valor aproximado ao projetado, inclusive menor, uma vez que o controlador ressonante possui ganho teórico infinito na frequência de ressonância estipulada.

Figura 4.17 – Tensão no barramento cc no instante em que o controle de corrente é habilitado utilizando o controlador PI+R.




Fonte: elaborado pelo autor

É possível observar que é necessário um tempo maior para a entrada do sistema em regime permanente, pois a inserção do par de polos ressonantes do controle torna a resposta mais oscilatória. Todavia, decorrido o regime transitório, o sistema atinge o regime permanente e garante a correção da ondulação de tensão. Em comparação com a simulação realizada no *software* PSIM (Figura 4.9), nota-se uma resposta mais oscilatória, isso é causado pela adição da discretização e atrasos de leitura na simulação no LTspice XVII.

A tensão de saída do conversor com o uso do controlador PI+R é apresentada na Figura 4.18, sendo possível observar que seu valor médio permanece regulado em 250 V, enquanto a ondulação de tensão aumenta de 10,77 V para 25,46 V no momento de acionamento da malha de controle de corrente.


Figura 4.18 – Tensão na saída da CEC no instante em que o controle de corrente é habilitado utilizando controlador PI+R.



Fonte: elaborado pelo autor

Como o controlador PI+R foi sintonizado na frequência de oscilação do barramento correspondente ao dobro da frequência fundamental da rede, observa-se uma significativa melhora no rastreamento da referência obtida por meio da emulação da admitância do capacitor. Isso pode ser observado na Figura 4.19, que mostra a referência de corrente gerada e a corrente na entrada do conversor.


Figura 4.19 – Comparação entre a corrente no indutor de entrada utilizando controlador PI+R e a referência de corrente gerada pela função de admitância do capacitor.



Fonte: elaborado pelo autor

Considerando, ainda, que a aplicação estudada neste documento consiste de um sistema de geração fotovoltaica conectado à rede elétrica, em que um microinversor é responsável por injetar a potência gerada na rede elétrica e o estágio inversor é responsável por realizar o controle do valor médio da tensão do barramento cc, conclui-se que o referido valor médio é mantido constante, tal que a CEC pode operar em malha aberta do ponto de vista de sua tensão de saída, dispensando a necessidade de uma malha de controle para regulá-la. Em outras palavras, sendo o valor médio da tensão do barramento cc constante, a tensão de saída do conversor também será, não havendo necessidade de uma malha para controle da referida tensão. Nesse cenário, idealmente, a malha de controle da corrente de entrada do conversor irá corrigir apenas a corrente drenada do barramento cc para realizar a variação do fluxo de potência no conversor. A nova estratégia de controle aplicada ao conversor é mostrada na Figura 4.20.

Figura 4.20 – Estratégia de controle com supressão da malha de regulação da tensão de saída.




Fonte: elaborado pelo autor

A remoção da malha de controle da tensão de saída do conversor visa, além de diminuir a necessidade de poder computacional, remover possíveis interferências causadas na tensão de barramento, uma vez que o controle de saída do conversor poderia aumentar os afundamentos ou picos de tensão no barramento devido ao controle tentar compensar as variações que aparecem na saída da CEC.

Os resultados referentes à tensão do barramento cc na ausência da malha de controle de tensão são apresentados na Figura 4.21. Observa-se que a ondulação da tensão do barramento cc é controlada como anteriormente apresentado, validando a alteração na estratégia de controle.

Figura 4.21 – Tensão do barramento cc sem regulação da tensão de saída da CEC.




Fonte: elaborado pelo autor

Analisa-se também o comportamento da tensão de saída da CEC, uma vez que não está sendo controlada. A Figura 4.22 mostra que a referida tensão sofre uma variação no

momento de ativação da malha de controle de corrente, porém volta ao valor médio de 250 V, tendo em vista que o valor médio da tensão do barramento cc permaneceu constante, como mostrado na Figura 4.21.


Figura 4.22 – Tensão de saída da CEC sem regulação por meio de ação de controle.



Fonte: elaborado pelo autor

Conforme esperado, a corrente na entrada da CEC não sofre alterações com a remoção da malha de controle de tensão, como comprovado na Figura 4.23.


Figura 4.23 – Comparação entre a corrente no indutor de entrada utilizando controlador PI+R e a referência de corrente gerada pela função de admitância do capacitor, na ausência da malha de controle do valor médio da tensão de saída da CEC.



Fonte: elaborado pelo autor

Ainda, é desejável avaliar a influência da ausência da malha de controle da tensão de saída na resposta do barramento cc durante transientes de geração, que devem resultar em alteração brusca do fluxo de potência. Para tanto, reduziu-se a corrente gerada pela fonte de corrente que representa o gerador fotovoltaico de 100% para 50% no instante $t=800$ ms, o que pode ser notado na Figura 4.24.


Figura 4.24 – Potência processada na entrada da CEC com degrau de carga de 100% para 50% no instante $t=800\text{ms}$.



Fonte: elaborado pelo autor

A Figura 4.25 apresenta a variação da tensão do barramento cc no mesmo intervalo de tempo. Para fins de comparação, também foi adicionada à Figura 4.25 a variação de tensão para um barramento cc contendo um capacitor de valor equivalente a capacitância emulada. Nota-se que o comportamento do capacitor eletrônico é equivalente ao capacitor ideal simulado, validando seu princípio de operação.

Figura 4.25 – Variação da tensão do barramento cc para um degrau de carga de 100% para 50% no instante $t=800\text{ms}$, comparando a resposta da CEC com a de um capacitor de $470\ \mu\text{F}$.



Fonte: elaborado pelo autor

Como o *software* LTspice XVII possibilita simulações muito próximas da realidade, observou-se também as perdas geradas nos componentes do conversor, além dos esforços sobre eles. A Tabela 4.6 mostra os valores teóricos e obtidos a partir da simulação, referente às principais perdas nos componentes do conversor.

Para os cálculos, foi considerado a utilização de um MOSFET SiC de terceira geração da fabricante CREE, modelo C3M0280090J. As principais características do componente estão descritas na Tabela 4.5.

Tabela 4.5 – Características do MOSFET C3M0280090J.

Parâmetro	Valor típico
Resistencia de condução ($R_{ds(on)}$)	280 m Ω
Tempo de <i>delay</i> de ativação ($t_{d(on)}$)	10,5 ns
Tempo de ativação (t_r)	6,5 ns
Tempo de <i>delay</i> de bloqueio ($t_{d(off)}$)	11 ns
Tempo de bloqueio (t_f)	4 ns
Tempo de recuperação reversa (t_{rr})	20 ns
Carga de recuperação reversa (Q_{rr})	47 nC
Pico de corrente de recuperação reversa (I_{rrm})	3,4 A

Fonte: [64]

Os cálculos das perdas teóricas descritos na seção 2.6.2 foram obtidos considerando que o conversor processa a totalidade da potência alternada existente no barramento. Porém, como uma capacitância mínima é mantida no barramento cc, apenas a parcela de energia proporcional ao valor de capacitância emulada em relação a capacitância total vista pelo barramento cc é processada pelo capacitor eletrônico. Dessa forma, é possível assumir que o conversor processa:

$$P_{CDP} = P_{Co} \frac{C_{CDP}}{C_{CDP} + C_{bus}}. \quad (4.3)$$

Sendo assim, as perdas teóricas apresentadas na Tabela 4.6 estão ponderadas de acordo com a equação (4.3) para condizerem com a simulação realizada.

Tabela 4.6 – Comparação entre as perdas teóricas e simuladas nos componentes da CEC.

Componente	Teórico	Simulação
S_1	808 mW	509 mW
S_2	786 mW	484 mW
R_{od}	694 mW	654 mW
Total	2,288 W	1,694 W

Fonte: elaborado pelo autor

A potência processada na CEC, obtida por meio da equação (2.120) e ponderada pela equação (4.3) deve ser, em teoria, de 144 W. Da mesma forma, o valor obtido pela simulação no LTspice XVII é de 141 W, valor que confirma a teoria.


Analisando a potência média convertida e as principais perdas nos componentes da CEC apresentados na Tabela 4.6, é possível determinar o rendimento esperado do conversor, definido pela equação (2.122). O rendimento teórico esperado para o conversor é de 98,4% enquanto o resultado obtido por meio das simulações é de 98,8%.

As diferenças entre os resultados teóricos e simulados podem ser ocasionadas pela diferença entre o ponto de operação da CEC e dos valores de teste padrões presentes na folha de dados dos componentes, uma vez que o interruptor utilizado opera com cerca de 10% da corrente máxima por ele suportada.

4.2 IMPEDÂNCIA DA CEC

A fim de analisar se o comportamento do capacitor eletrônico é realmente análogo ao comportamento de um capacitor real, pode-se obter a impedância de entrada equivalente do conversor (Z_{in}). Para isso, utiliza-se o modelo equivalente de pequenos sinais da Figura 3.9, redesenhado na Figura 4.26.

Figura 4.26 – Modelo médio de pequenos sinais adaptado para determinação da impedância de entrada.



Fonte: elaborado pelo autor

A impedância equivalente de entrada pode ser definida de acordo com a equação (5.1), em que adiciona-se uma fonte de tensão hipotética de testes, a fim de obter a variação de tensão (\tilde{v}_{teste}) e corrente (\tilde{i}_{teste}) na entrada do conversor:

$$Z_{in} = \frac{\tilde{v}_{teste}}{\tilde{i}_{teste}}. \quad (5.1)$$

A corrente em S_1 e a tensão em S_2 podem ser obtidas por meio das equações (3.35) e (3.36), respectivamente, e estão apresentadas nas equações (5.2) e (5.3). Nota-se que para a obtenção da impedância, os termos \tilde{v}_{Cf} e \tilde{i}_{Lo} não são suprimidos, uma vez que a variação da tensão de entrada e da corrente de entrada são variáveis de interesse para a obtenção função de transferência da impedância de entrada.

$$\tilde{i}_{S1} = D\tilde{i}_{Lo} + \tilde{d}I_{Lo}, \quad (5.2)$$

$$\tilde{v}_{S2} = D\tilde{v}_{Cf} + \tilde{d}V_{bus}. \quad (5.3)$$

Analisando o circuito da Figura 4.26, obtém-se a equação (5.4), que representa a tensão de teste na entrada do conversor.

$$\tilde{v}_{teste} = sL_f\tilde{i}_{teste} + \tilde{v}_{Cf}. \quad (5.4)$$

A tensão sobre o capacitor do filtro de entrada pode ser descrita como:

$$\tilde{v}_{Cf} = \frac{\tilde{i}_{Cf}}{sC_f}. \quad (5.5)$$

Sabendo disso, parte-se para a obtenção da corrente \tilde{i}_{Cf} dada por:

$$\tilde{i}_{Cf} = \tilde{i}_{teste} - D\tilde{i}_{Lo} - \tilde{d}I_{Lo}. \quad (5.6)$$

A corrente no indutor de saída do conversor (\tilde{i}_{Lo}) pode ser definida como sendo a tensão no interruptor S_2 dividida pela impedância total na saída do conversor, em que $Z_{o(eq)}$ é definida na equação (3.41).

$$\tilde{i}_{Lo} = \frac{D\tilde{v}_{Cf} + \tilde{d}V_{bus}}{sL_o + Z_{o(eq)}}. \quad (5.7)$$

Substituindo a equação (5.7) em (5.6), encontra-se a corrente no capacitor do filtro de entrada e, posteriormente, substituindo-a em (5.5) e novamente em (5.4), é possível, após manipulações matemáticas, obter a equação da tensão de entrada \tilde{v}_{teste} descrita como:

$$\tilde{v}_{teste} = \tilde{i}_{teste} \left(sL_f + \frac{Z_{o(eq)}}{D^2 + sC_f Z_{o(eq)}} \right) - \tilde{d} \left(\frac{I_{Lo} Z_{o(eq)} + DV_{bus}}{D^2 + sC_f Z_{o(eq)}} \right). \quad (5.8)$$

A partir da equação (5.8), encontram-se duas plantas, sendo a relação entre a tensão de teste e a variação de razão cíclica descrita por:

$$G_{v_{tested}} = - \frac{I_{Lo} Z_{o(eq)} + DV_{bus}}{D^2 + sC_f Z_{o(eq)}}. \quad (5.9)$$


A equação que representa a impedância de entrada do conversor em malha aberta, ou seja, sem a influência da variação de razão cíclica é dada por:

$$Z_{inMA} = Z_{in} \Big|_{\tilde{d}=0} = \frac{\tilde{v}_{teste}}{\tilde{i}_{teste}} \Big|_{\tilde{d}=0} = \frac{s^2 C_f L_f Z_{o(eq)} + s D^2 L_f + Z_{o(eq)}}{s C_f Z_{o(eq)} + D^2}. \quad (5.10)$$

O diagrama de bode da impedância em malha aberta Z_{inMA} , está representada na Figura 4.27, juntamente com a impedância do capacitor emulado de 470 μF descrito por:

$$Z_{cap}(s) = \frac{1}{sC_{cap}}. \quad (5.11)$$

Figura 4.27 – Impedância de entrada em malha aberta da CEC.




Fonte: elaborado pelo autor

Para obtenção da função de transferência da impedância de entrada em malha fechada, faz-se necessário encontrar a equação que determina o comportamento da variação de razão cíclica \tilde{d} . Parte-se, então, da análise do diagrama de blocos apresentado na Figura 3.6, novamente representado na Figura 4.28, por conveniência, para obter:

$$\tilde{d} = K_{PWM} \left[-\tilde{v}_{Co} K_{vo} FPB_{vo} C_v + C_i (\tilde{v}_{bus} K_{ilf} FPB_{vbus} Y_{cap} - \tilde{i}_{Lf} K_{ilf} FPB_{ilf} FPA_{ilf}) \right]. \quad (5.12)$$

Figura 4.28 – Diagrama de blocos da estratégia de controle utilizada.



Fonte: elaborado pelo autor

Considerado a perturbação da tensão do barramento \tilde{v}_{bus} igual a tensão de teste \tilde{v}_{teste} e a perturbação na corrente do indutor do filtro de entrada \tilde{i}_{Lf} é igual a corrente de teste \tilde{i}_{teste} , pode-se determinar a variação da razão cíclica \tilde{d} como:

$$\tilde{d} = \Upsilon_1 \tilde{v}_{Co} + \Upsilon_2 \tilde{v}_{teste} + \Upsilon_3 \tilde{i}_{teste}, \quad (5.13)$$

em que:

$$\begin{aligned} \Upsilon_1 &= -K_{PWM} C_v K_{vo} FPB_{vo}, \\ \Upsilon_2 &= K_{PWM} C_i K_{ilf} FPB_{vbus} Y_{cap}, \\ \Upsilon_3 &= -K_{PWM} C_i K_{ilf} FPB_{ilf} FPA_{ilf}. \end{aligned} \quad (5.14)$$

Sabendo que a tensão \tilde{v}_{Co} é definida por:

$$\tilde{v}_{Co} = \tilde{i}_{Lo} Z_{o(eq)}, \quad (5.15)$$

e que \tilde{i}_{L_o} e $Z_{o(eq)}$ são definidas, respectivamente, por (5.7) e (3.41), é possível descrevê-la em função de \tilde{v}_{teste} e i_{teste} :

$$\tilde{v}_{Co} = \tilde{i}_{teste} X_1 + \tilde{d} X_2, \quad (5.16)$$

sendo:

$$X_1 = \frac{Z_{o(eq)} D}{D^2 + s^2 C_f L_o - s C_f Z_{o(eq)}}, \quad (5.17)$$

$$X_2 = - \frac{Z_{o(eq)} (V_{bus} D - V_{bus} D^2 + I_{L_o} Z_{o(eq)} D + s L_o I_{L_o} D - s^2 C_f L_o V_{bus} - s C_f V_{bus} Z_{o(eq)})}{(Z_{o(eq)} + s L_o) (D^2 + s^2 C_f L_o - s C_f Z_{o(eq)})}. \quad (5.18)$$

Substituindo (5.16) em (5.13), obtém-se a equação (5.19), que descreve a variação da razão cíclica \tilde{d} em função das variáveis \tilde{v}_{teste} e i_{teste} .

$$\tilde{d} = \tilde{i}_{teste} \left(\frac{\Upsilon_2}{1 - \Upsilon_1 X_2} \right) + \tilde{v}_{teste} \left(\frac{\Upsilon_1 X_1 + \Upsilon_3}{1 - \Upsilon_1 X_2} \right). \quad (5.19)$$


Por fim, substituindo (5.19) em (5.8), obtém-se a equação (5.20), que descreve a impedância de entrada em malha fechada do conversor:

$$Z_{inMF} = \frac{\tilde{v}_{teste}}{\tilde{i}_{teste}} = \frac{Z_{inMA} X_2 \Upsilon_1 - Z_{inMA} - G_{vtested} \Upsilon_2}{G_{vtested} \Upsilon_3 + X_2 \Upsilon_1 + G_{vtested} X_1 \Upsilon_1 - 1}. \quad (5.20)$$

A Figura 4.29 apresenta o diagrama de Bode da função de transferência da impedância de entrada do conversor em malha fechada utilizando o controlador PI, juntamente com a função de transferência do capacitor ideal.

É possível observar que dentro da banda de controle da corrente de entrada do conversor, o comportamento do módulo do capacitor eletônico é análogo ao do capacitor real, atenuando 20 dB por década, porém com uma diferença de amplitude que já era prevista, devido à utilização do controlador PI. A fase fica nas proximidades de -90° por grande parte da banda controlada, tendo o comportamento passivo análogo ao capacitor ideal.


Figura 4.29 – Diagrama de Bode da impedância de entrada da CEC em malha fechada.



Fonte: elaborado pelo autor

A Figura 4.30 mostra o diagrama de Bode da impedância de entrada utilizando o controlador PI+R. É possível observar a redução drástica na amplitude do módulo na frequência de 120 Hz, onde controlador ressonante foi sintonizado.

Figura 4.30 – Diagrama de Bode da impedância de entrada da CEC em malha fechada utilizando controlador PI+R.




Fonte: elaborado pelo autor

A fase da impedância também apresenta uma variação abrupta na frequência de ressonância do controlador, devido à presença do par de polos ressonantes.

Também encontrou-se a impedância de entrada para a estratégia de controle sem a malha de controle da tensão de saída da CEC. A variável de controle \tilde{d} para a nova estratégia pode ser obtida pela análise do diagrama de blocos atualizado e mostrado na Figura 4.31.

Figura 4.31 – Diagrama de blocos da proposta de controle sem a malha de tensão.



Fonte: elaborado pelo autor

Desta forma, pode-se assumir que a variável de controle \tilde{d} será formada apenas pela parcela de d_i , sendo definida como:

$$\tilde{d} = K_{PWM} C_i (\tilde{v}_{bus} K_{ildf} FPB_{vbus} Y_{cap} - \tilde{i}_{Lf} K_{ildf} FPB_{ifl} FPA_{ildf}). \quad (5.21)$$

Com definido anteriormente, \tilde{v}_{bus} e \tilde{i}_{Lf} são respectivamente equivalentes a \tilde{v}_{teste} e \tilde{i}_{teste} , sendo assim:

$$\tilde{d} = \Upsilon_2 \tilde{v}_{teste} + \Upsilon_3 \tilde{i}_{teste}, \quad (5.22)$$

em que Υ_2 e Υ_3 foram definidos anteriormente, em (5.14).


Seguindo os mesmos passos realizados anteriormente, obtém-se a impedância de entrada sem considerar a malha de controle de tensão na saída da CEC:

$$Z_{inMF_semV} = \frac{\tilde{v}_{teste}}{\tilde{i}_{teste}} = \frac{Z_{inMA} - G_{vtested} \Upsilon_2}{G_{vtested} \Upsilon_3 - 1}. \quad (5.23)$$

A Figura 4.32 apresenta o diagrama de Bode da impedância de entrada da CEC na nova condição, comparando-a com o caso anterior, em que a malha de controle da tensão de

saída foi considerada. Observa-se que a maior diferença encontra-se nas frequências mais baixas, região de atuação da referida malha. A remoção da malha de tensão melhora a resposta da impedância da CEC nas frequências mais baixas.

Figura 4.32 – Diagrama de Bode da impedância de entrada da CEC com tensão de saída em malha aberta.



Fonte: elaborado pelo autor

Com a obtenção da função de transferência da impedância de entrada, é possível aproveitar os resultados obtidos das simulações para comparar o valor da capacitância acrescida ao barramento com a adição do conversor.

A equação (5.24) permite obter o valor do capacitor adicionado ao barramento baseado na variação de tensão. Assim, com o módulo da impedância de entrada em determinada frequência de interesse f_{cap} , é possível encontrar o valor da pseudo capacitância emulada na entrada da CEC (C_{CEC}) por meio da equação (5.25):

$$C_{CEC} = \frac{P_{PV}}{\omega_0 V_{bus} \Delta V_{bus}} - C_{bus}, \quad (5.24)$$

$$C_{CEC} = \frac{1}{2\pi f_{cap} |Z_{in}(j2\pi f_{cap})|}. \quad (5.25)$$

Com base na ondulação da tensão do barramento obtida na simulação da Figura 4.14, observa-se o valor de 4,91 V, que de acordo com a equação (5.24) corresponde a um capacitor de 274 μF , enquanto que a equação (5.25) fornece o valor de 289 μF na frequência da ondulação de 120 Hz, validando também a função de transferência da impedância.

Baseado na ondulação da tensão no barramento cc resultante na simulação apresentada na Figura 4.21, obtém-se o valor de 3,03 V, correspondendo a um capacitor de 474 μF , enquanto que a função de transferência da impedância estima um capacitor de 465 μF .

Também é possível observar que mesmo sem o controle de corrente estar ativado, a ondulação de tensão do barramento também é reduzida por influência da adição do conversor ao barramento com apenas o controle da tensão de saída do conversor habilitado.


A Figura 4.17 mostra que a ondulação de tensão do barramento antes de o controle de corrente ser habilitado possui o valor de 18,13 V, equivalente à adição de um capacitor de 40 μF . Para comprovação, a impedância do conversor apenas com o controle de tensão habilitado apresenta o valor de um capacitor de 48 μF . O equacionamento da impedância de entrada do conversor sem o controle da corrente de entrada está descrito no APÊNDICE B.

A fim de estabelecer uma figura de comparação para a CEC, realizou-se a análise em frequência de um capacitor eletrolítico real da marca EPCOS modelo B43501-A5477-M, com valor de capacitância de 470 μF e tensão de 450 V. A análise foi realizada utilizando o analisador de impedância Agilent E4294A, que permite medições de 40 Hz a 110 MHz.

A Figura 4.33 mostra a comparação do diagrama de Bode da impedância do capacitor eletrolítico real e da CEC, a curva que representa a impedância do capacitor real inicia apenas em 40 Hz devido a limitação do analisador de impedância utilizado. É possível observar que até a frequência de 1 kHz (limite da banda de controle da corrente de entrada) a CEC acompanha a impedância do capacitor real, mostrando-se efetiva.

Também destaca-se na Figura 4.33, o comportamento da impedância do capacitor real que passa para uma região resistiva próximo a frequência de 10 kHz, evidenciando baixa faixa de operação dos capacitores eletrolíticos de alumínio. Em alguns casos, isto justifica sua substituição por outras tecnologias com maior faixa de operação. A possibilidade de aumentar a faixa de operação da CEC com melhorias no controle de corrente e com frequências de comutação mais altas, viabiliza a utilização da CEC também nesse tipo de cenário.

Figura 4.33 – Comparação entre a impedância um capacitor real de 470 μF e a CEC.




Fonte: elaborado pelo autor

Focando em aplicações em conversores conectados à rede elétrica, as normas estipulam uma faixa de operação dentro do limite da frequência da rede elétrica. O conversor pode e deve operar com frequência de rede entre 57,5 Hz e 62 Hz. Fora destes limites o inversor deve ser desconectado.

Nessa condição, a ondulação de tensão existente no barramento também varia proporcionalmente à frequência da rede, assim, o capacitor eletrônico deve corrigir ondulações entre 115 Hz e 124 Hz. Assim, a Figura 4.34 mostra a comparação do diagrama de Bode do capacitor ideal e da CEC.

É possível observar que entre os limites de operação do conversor, a diferença do módulo e da frequência é pequena, mostrando que a CEC ainda é capaz de corrigir as ondulações do barramento. Utilizando as equações (5.24) e (5.25) e refazendo as simulações nos limites de operação, observa-se que durante a operação do conversor com rede em 57,5 Hz o barramento apresenta ondulação de tensão de 2,6 V, o que corresponde a adição de um capacitor de 560 μF ao barramento e por meio da impedância da CEC obtem-se um valor de 578 μF de capacitância.

Figura 4.34 – Diagrama de Bode da impedância da CEC nos limites de frequência de operação de inversores.



Fonte: elaborado pelo autor

Ao operar com rede em 62 Hz, a ondulação de tensão no barramento apresenta valor de 3,2 V, o que corresponde a adição de um capacitor de 430 μF , quanto que por meio da impedância da CEC estima-se o valor de 443 μF . Assim sendo, conclui-se que a CEC é capaz de operar em com as variações de frequência da rede, dentro dos limites estabelecidos por norma.

4.3 CONCLUSÃO DO CAPÍTULO

Neste capítulo apresentaram-se simulações com o intuito de esclarecer o conceito da metodologia de controle aplicada. Posteriormente, validou-se o conceito por meio de simulações baseadas em modelo spice, considerando a implementação digital dentro do *software* LTspice XVII.

Por meio das simulações das diferentes propostas de controle, analisaram-se as características e a eficácia de cada metodologia, sendo então avaliada a possibilidade de implementação do sistema prático.

As simulações possibilitaram avaliar as principais perdas nos componentes do conversor e, conseqüentemente, a avaliação do rendimento, considerando a potência média convertida pela CEC e concluir que o rendimento esperado para a CEC é alto, uma vez que as

perdas associadas ao conversor são em sua maioria formadas pelos elementos parasitas do sistema, que não apresentam magnitudes significativas.

Para comprovar a possibilidade de emular um capacitor real por meio de um conversor cc-cc, avaliou-se a característica da impedância de entrada da CEC, sendo observado o comportamento do conversor como capacitor dentro da banda que contempla a malha de controle de corrente, comprovando o comportamento capacitivo do conversor.

5 CONCLUSÃO

O presente documento discorreu sobre a utilização de capacitores como forma de contornar os problemas causados em sistemas conectados à rede elétrica devido à associação de estágios com diferentes perfis de potência, gerando a necessidade de um elemento armazenador de energia para realizar o desacoplamento de potência.

Uma avaliação prévia sobre as tecnologias de capacitores e suas características principais demonstrou que capacitores eletrolíticos, apesar de serem mais utilizados para este propósito, também apresentam pontos negativos, como baixa confiabilidade e vida útil reduzida, tornando-os ponto crítico de muitos sistemas. Soluções para redução do capacitor e para viabilizar a utilização de capacitores de tecnologias que possuam maior vida útil foram apresentadas, com destaque para as técnicas ativas de desacoplamento de potência.

Após esclarecer o surgimento da ondulação de tensão existente no barramento cc de conversores conectados à rede elétrica, descreveu-se o conceito de desacoplamento de potência e sua importância para o bom funcionamento do sistema como um todo. Apresentou-se uma proposta de célula de emulação de capacitância (CEC) baseada em um conversor buck bidirecional, juntamente com uma proposta de controle que permita transferir o fluxo de energia gerado pela diferença entre os estágios e redirecioná-lo para um elemento armazenador energia separado do barramento cc. Desenvolveu-se as figuras de mérito necessárias e dimensionamento para a construção do conversor, além da descrição de seu princípio de operação.

A proposta de controle foi detalhada e os modelos matemáticos necessários para o projeto do controle foram desenvolvidos junto com o dimensionamento de filtros e compensadores. Além disso, foram estimadas as principais perdas presentes na operação do conversor e estimou-se o rendimento teórico.

A fim de comprovar o conceito proposto, apresentaram-se simulações em spice com implementações digitais dentro do *software* LTspice XVII. Por meio das simulações das diferentes propostas de controle, analisaram-se as características e a eficácia de cada metodologia, sendo então avaliada positivamente a possibilidade de implementação do sistema.

As simulações possibilitaram avaliar as principais perdas nos componentes do conversor, e conseqüentemente a avaliação do rendimento, considerando a potência média convertida pela CEC, mostrando que espera-se um alto rendimento do sistema, uma vez que as

perdas ficam restritas aos componentes parasitas do sistema, os quais não apresentam magnitudes expressivas.

Para comprovar a possibilidade de emular um capacitor real por meio de um conversor cc-cc, avaliou-se a característica da impedância de entrada da CEC, sendo observado o comportamento do capacitor dentro da banda que contempla o controle de corrente do conversor. A CEC mostrou-se capaz de emular o comportamento de um capacitor real, dentro de sua limitação de frequência.

Como propostas futuras, destacam-se:

- A implementação do protótipo da célula de emulação de capacitância que permitirá a confirmação dos conceitos desenvolvidos neste documento, uma vez que os testes não foram possíveis dentro de tempo hábil devido atrasos causados pela pandemia de COVID-19;
- Avaliar a utilização da CEC para outras aplicações, como em barramentos de retificadores PFC e correção de fator de potência diretamente em redes ca;
- Aprofundar os estudos quanto a estabilidade e passividade do sistema;
- Avaliar e desenvolver uma proposta para utilização *Plug-and-play* da CEC.

REFERÊNCIAS

- [1] G. McDuff e T. R. Burkes, “Evaluation of Electrolytic Capacitors for High Peak Current Pulse Duty”, *IEEE Trans Electron Devices*, vol. 38, n° 4, p. 758–766, 1991.
- [2] G. C. Knabben, “Microinversor fotovoltaico não isolado de dois estágios”, Dissertação de Mestrado, Universidade Federal de Santa Catarina, Florianópolis, 2017.
- [3] H. Wang e F. Blaabjerg, “Reliability of Capacitors for DC-Link Applications in Power Electronic Converters—An Overview”, *IEEE Trans Ind Appl*, vol. 50, n° 5, p. 3569–3578, 2014.
- [4] D. C. Martins e I. Barbi, *Eletrônica de potência: conversores CC-CC básicos não isolados*, 4° ed. Florianópolis: Ed. do Autor, 2011.
- [5] W. Chen e S. Y. Ron Hui, “Elimination of an electrolytic capacitor in AC/DC light-emitting diode (LED) driver with high input power factor and constant output current”, *IEEE Trans Power Electron*, vol. 27, n° 3, p. 1598–1607, 2012.
- [6] P. T. Krein, R. S. Balog, e M. Mirjafari, “Minimum energy and capacitance requirements for single-phase inverters and rectifiers using a ripple port”, *IEEE Trans Power Electron*, vol. 27, n° 11, p. 4690–4698, 2012.
- [7] Y. Levron, S. Canaday, e R. W. Erickson, “Bus Voltage Control With Zero Distortion and High Bandwidth for Single-Phase Solar Inverters”, *IEEE Trans Power Electron*, vol. 31, n° 1, p. 258–269, 2016.
- [8] M. S. Bilgin, G. Poyrazoglu, M. Aktem, e E. Er, “Comparison of DC-link capacitor types under various grid conditions”, em *2019 IEEE 13th International Conference on Compatibility, Power Electronics and Power Engineering, CPE-POWERENG*, 2019, p. 1–7.
- [9] H. Hu, S. Harb, N. Kutkut, I. Batarseh, e Z. J. Shen, “A review of power decoupling techniques for microinverters with three different decoupling capacitor locations in PV systems”, *IEEE Trans Power Electron*, vol. 28, n° 6, p. 2711–2726, 2013.
- [10] H. Wang, M. Liserre, e F. Blaabjerg, “Toward reliable power electronics: Challenges, design tools, and opportunities”, *IEEE Industrial Electronics Magazine*, vol. 7, n° 2, p. 17–26, 2013.
- [11] D. Li, Z. Zhang, B. Xu, M. Chen, e Z. Qian, “A method of power decoupling for long life micro-inverter”, em *Industrial Electronics Conference, IECON*, 2011, p. 802–807.

- [12] J. Chen, W. Chen, J. Li, X. Zhang, e P. Sun, “Lifetime assessment of DC link electrolytic capacitor of wind power converter based on operational condition”, em *IEEE International Conference on High Voltage Engineering and Application, ICHVE*, 2016, p. 1–4.
- [13] M. A. Vogelsberger, T. Wiesinger, e H. Ertl, “Life-cycle monitoring and voltage-managing unit for DC-link electrolytic capacitors in PWM converters”, *IEEE Trans Power Electron*, vol. 26, n° 2, p. 493–503, 2011.
- [14] E. D. Dunlop, D. Halton, e H. A. Ossenbrink, “20 years of life and more: Where is the end of life of a PV module?”, em *Thirty-first IEEE Photovoltaic Specialists Conference*, 2005, p. 1593–1596.
- [15] H. Wang e H. Chung, “Study of a new technique to reduce the DC-link capacitor in a power electronic system by using a series voltage compensator”, em *IEEE Energy Conversion Congress and Exposition: Energy Conversion Innovation for a Clean Energy Future, ECCE 2011*, 2011, p. 4051–4057.
- [16] Z. Zhao, P. Davari, W. Lu, H. Wang, e F. Blaabjerg, “An Overview of Condition Monitoring Techniques for Capacitors in DC-Link Applications”, *IEEE Trans Power Electron*, vol. 36, n° 4, p. 3692–3716, 2021.
- [17] TDK Electronics, “Aluminum Electrolytic Capacitors General Technical Information”, 2022. <https://www.tdk-electronics.tdk.com/download/185386/e724fb43668a157bc547c65b0cff75f8/pdf-generaltechnicalinformation.pdf>
- [18] N. Deshmukh e S. Anand, “Active Ripple Compensation Port for Single Phase Transformerless Photovoltaic Inverter”, em *20th European Conference on Power Electronics and Applications, EPE 2018 ECCE Europe*, 2018, p. P.1-P.9.
- [19] S. B. Kjaer, J. K. Pedersen, e F. Blaabjerg, “A review of single-phase grid-connected inverters for photovoltaic modules”, *IEEE Trans Ind Appl*, vol. 41, n° 5, p. 1292–1306, 2005.
- [20] U.S. EIA, “Annual Energy Outlook 2022”, 2022. www.eia.gov/aeo
- [21] Y. A. R. I. Mohamed, A. A. A. Radwan, e T. K. Lee, “Decoupled reference-voltage-based active DC-link stabilization for PMSM drives with tight-speed regulation”, *IEEE Transactions on Industrial Electronics*, vol. 59, n° 12, p. 4523–4536, 2012.

- [22] S. Xu, L. Chang, e R. Shao, “Evolution of single-phase power converter topologies underlining power decoupling”, *Chinese Journal of Electrical Engineering*, vol. 2, n° 1, p. 24–39, 2016.
- [23] Y. Sun, Y. Liu, M. Su, W. Xiong, e J. Yang, “Review of Active Power Decoupling Topologies in Single-Phase Systems”, *IEEE Trans Power Electron*, vol. 31, n° 7, p. 4778–4794, jul. 2016.
- [24] J. Zhang, H. Ding, B. Wang, X. Guo, e S. Padmanaban, “Active power decoupling for current source converters: An overview scenario”, *Electronics (Switzerland)*, vol. 8, n° 197, p. 1–15, 2019.
- [25] Thiago Fonseca Rech, “Flexible grid connected inverter to enable single- and three-phase power processing with an integrated active ripple control unit”, Dissertação de Mestrado, Universidade Federal de Santa Catarina, Florianópolis, 2021.
- [26] M. Saito e N. Matsui, “Modeling and Control Strategy for a Single-phase PWM Rectifier using a Single-phase Instantaneous Active/Reactive Power Theory”, em *International Telecommunications Energy Conference, INTELEC*, 2003, p. 573–578.
- [27] A. C. Kyritsis, N. P. Papanikolaou, e E. C. Tatakis, “A novel parallel active filter for current pulsation smoothing on single stage grid-connected AC-PV modules”, em *European Conference on Power Electronics and Applications, EPE*, 2007, p. 1–10.
- [28] A. Mutovkin, S. Kolesnik, A. Belenky, S. Schacham, e A. Kuperman, “Electronic Capacitor Realization for Grid-Connected Power Converters”, em *2018 20th European Conference on Power Electronics and Applications, EPE 2018 ECCE Europe*, 2018, p. P.1-P.9.
- [29] A. Mutovkin, M. Mellincovsky, V. Yuhimenko, S. Schacham, e A. Kuperman, “Conditions for direct applicability of electronic capacitors to dual-stage grid-connected power conversion systems”, *IEEE J Emerg Sel Top Power Electron*, vol. 7, n° 3, p. 1805–1814, 2019.
- [30] A. Mutovkin, V. Yuhimenko, M. Mellincovsky, S. Schacham, e A. Kuperman, “Control of Direct Voltage Regulated Active DC-Link Capacitance Reduction Circuits to Allow Plug-and-Play Operation”, *IEEE Transactions on Industrial Electronics*, vol. 66, n° 8, p. 6527–6537, 2019.
- [31] A. Mutovkin, V. Yuhimenko, S. Schacham, e A. Kuperman, “Simple and straightforward realisation of an electronic capacitor”, *Electron Lett*, vol. 55, n° 4, p. 220–222, 2019.

- [32] M. Mellincovsky, M. M. Peretz, V. Yuhimenko, e A. Kuperman, “Infinite virtual capacitor realization for grid-connected power converters”, em *2016 IEEE International Conference on the Science of Electrical Engineering (ICSEE)*, 2016, p. 1–3.
- [33] M. Mellincovsky, V. Yuhimenko, Q. C. Zhong, M. Mordechai Peretz, e A. Kuperman, “Active DC Link Capacitance Reduction in Grid-Connected Power Conversion Systems by Direct Voltage Regulation”, *IEEE Access*, vol. 6, p. 18163–18173, 2018, doi: 10.1109/ACCESS.2018.2820095.
- [34] H. Wang, H. Wang, e F. Blaabjerg, “A voltage control method for an active capacitive DC-link module with series-connected circuit”, em *3rd International Future Energy Electronics Conference and ECCE Asia (IFEEC - ECCE Asia)*, 2017, p. 221–225.
- [35] M. Mellincovsky, V. Yuhimenko, M. M. Peretz, e A. Kuperman, “Low-Frequency DC-Link Ripple Elimination in Power Converters with Reduced Capacitance by Multiresonant Direct Voltage Regulation”, *IEEE Transactions on Industrial Electronics*, vol. 64, n° 3, p. 2015–2023, 2017.
- [36] B. Ge *et al.*, “Direct Instantaneous Ripple Power Predictive Control for Active Ripple Decoupling of Single-Phase Inverter”, *IEEE Transactions on Industrial Electronics*, vol. 65, n° 4, p. 3165–3175, 2018.
- [37] H. V. Nguyen e D. Lee, “Reducing the dc-Link Capacitance: A Bridgeless PFC Boost Rectifier That Reduces the Second-Order Power Ripple at the dc Output”, *IEEE Industry Applications Magazine*, vol. 24, n° 2, IEEE, p. 23–34, mar. 2018.
- [38] R. Wang *et al.*, “A high power density single-phase PWM rectifier with active ripple energy storage”, *IEEE Trans Power Electron*, vol. 26, n° 5, p. 1430–1443, 2011.
- [39] Z. Lin, M. Su, Y. Liu, Y. Sun, Y. Liao, e X. Chen, “Single-phase Integrated Power Decoupling Inverter Based on Boost Converter”, em *9th International Power Electronics and Motion Control Conference (IPEMC 2020 ECCE Asia)*, 2020, p. 405–408.
- [40] H. Shin e J. I. Ha, “Active DC-link circuit for single-phase diode rectifier system with small capacitance”, em *International Power Electronics and Application Conference and Exposition, IEEE PEAC 2014*, 2014, p. 875–880.
- [41] M. Qiu, P. Wang, H. Bi, e Z. Wang, “Active power decoupling design of a single-phase AC–DC converter”, *Electronics (Switzerland)*, vol. 8, n° 8, 2019.
- [42] X. Cao, Q. C. Zhong, e W. L. Ming, “Ripple Eliminator to Smooth DC-Bus Voltage and Reduce the Total Capacitance Required”, *IEEE Transactions on Industrial Electronics*, vol. 62, n° 4, p. 2224–2235, 2015.

- [43] R. Chen, Y. Liu, e F. Z. Peng, “DC Capacitor-Less Inverter for Single-Phase Power Conversion With Minimum Voltage and Current Stress”, *IEEE Trans Power Electron*, vol. 30, n° 10, p. 5499–5507, out. 2015.
- [44] K. Mozaffari, M. Amirabadi, e Y. Deshpande, “A Single-Phase Inverter/Rectifier Topology with Suppressed Double-Frequency Ripple”, *IEEE Trans Power Electron*, vol. 33, n° 11, p. 9282–9295, 2018.
- [45] S. Li, A. T. L. Lee, S. C. Tan, e S. Y. R. Hui, “Plug-and-Play Voltage Ripple Mitigator for DC Links in Hybrid AC-DC Power Grids with Local Bus-Voltage Control”, *IEEE Transactions on Industrial Electronics*, vol. 65, n° 1, p. 687–698, 2018.
- [46] A. S. Morsy e P. N. Enjeti, “Comparison of Active Power Decoupling Methods for High-Power-Density Single-Phase Inverters Using Wide-Bandgap FETs for Google Little Box Challenge”, *IEEE J Emerg Sel Top Power Electron*, vol. 4, n° 3, p. 790–798, 2016.
- [47] J. Rąbkowski, K. Król, M. Zdanowski, e M. Sochacki, “GaN-based soft-switched active power buffer operating at ZCS – problems of start-up and shut-down”, *Bulletin of the Polish Academy of Sciences: Technical Sciences*, vol. 68, n° 4, p. 785–792, 2020.
- [48] M. Mellincovsky, V. Yuhimenko, M. M. Peretz, e A. Kuperman, “A novel approach to active DC-Link capacitance reduction for single phase power factor correction circuits”, *IET Conference Publications*, vol. 2016, n° CP684, p. 1–6, 2016, doi: 10.1049/cp.2016.0234.
- [49] S. Harb e R. S. Balog, “Single-phase PWM rectifier with power decoupling ripple-port for double-line-frequency ripple cancellation”, em *IEEE Applied Power Electronics Conference and Exposition - APEC*, 2013, p. 1025–1029.
- [50] O. Kirshenboim, A. Cervera, B. Halivni, E. Abramov, e M. M. Peretz, “Plug-and-play electronic capacitor for VRM applications”, em *IEEE Applied Power Electronics Conference and Exposition - APEC*, 2016, p. 111–117.
- [51] M. Mellincovsky, M. M. Peretz, V. Yuhimenko, A. Kuperman, e M. Sitbon, “A Novel Capacitor Sizing Method for Active DC Link Capacitance Reduction Circuit”, *2018 IEEE 19th Workshop on Control and Modeling for Power Electronics, COMPEL 2018*, p. 1–5, 2018, doi: 10.1109/COMPEL.2018.8459918.
- [52] R. W. Erickson e D. Maksimovic, *Fundamentals of Power Electronics*, 2° ed. New York: Springer Science+Business Media, LLC, 2001.

- [53] T. A. Pereira, “Compensation of the double-line frequency voltage ripple on single-phase two-stage Photovoltaic Microinverter”, Dissertação de mestrado, Universidade Federal de Santa Catarina, Florianópolis, 2018.
- [54] V. F. de Souza, “Capacitor eletrônico: proposta, análise, dimensionamento, modelagem e controle”, Universidade Federal de Santa Catarina, 2021.
- [55] L. N. Arruda, S. M. Silva, e B. J. C. Filho, “PLL structures for utility connected systems”, em *IAS Annual Meeting (IEEE Industry Applications Society)*, 2001, p. 2655–2660.
- [56] W. Xie, Y. Jin, M. Dong, J. Lan, e Z. Lin, “Modeling and Analysis of Input L-C Filter for Buck Converter”, em *IEEE 5th Information Technology and Mechatronics Engineering Conference (ITOEC)*, 2020, p. 496–499.
- [57] D. C. Martins, *Eletrônica de potência: transistores de potência*. Florianópolis: Ed. do Autor, 2018.
- [58] P. Pelletier, J. M. Guichon, J. L. Schanen, e D. Frey, “Optimization of a DC capacitor tank”, *IEEE Trans Ind Appl*, vol. 45, n° 2, p. 880–886, 2009.
- [59] A. Pertence Júnior, *Amplificadores operacionais e filtros ativos: teoria, projeto, aplicações e laboratório*. São Paulo: McGraw-Hill, 1988.
- [60] J. W. Nilsson e S. A. Riedel, *Circuitos elétricos*, 8° ed. São Paulo: Pearson Prentice Hall, 2009.
- [61] P. Mattavelli e S. Buso, *Digital Control in Power Electronics*. USA: Morgan & Claypool, 2006.
- [62] P. C. V. Luz, J. Cassol, M. Righi, G. Silva, R. Nederson, e A. L. Kirsten, “Controle ressonante aplicado na redução da capacitância de barramento em um conversor duplo buck-boost integrado para acionamento de LEDs”, *Eletrônica de Potência*, vol. 23, n° 1, p. 98–107, 2018.
- [63] A. Galadi, “Dynamic model of power MOSFET for SPICE circuit simulation”, em *International Conference on Optimization and Applications (ICOA)*, 2019, p. 8–11.
- [64] Wolfspeed/Cree, “C3M0280090J Silicon Carbide Power MOSFET”, n° 1. p. 1–11, 2018.

APÊNDICE A – PROJETO DOS FILTROS UTILIZADOS NA AQUISIÇÃO DE SINAL

Conforme descrito no corpo deste documento, os filtros efetuam um papel de extrema importância para o pleno funcionamento do capacitor eletrônico. Seguindo a metodologia descrita na seção 3.3, os filtros implementados são desenvolvidos na sequência.

A.1 AQUISIÇÃO DA TENSÃO DO BARRAMENTO CC


Para realizar a leitura da tensão do barramento, utilizou-se um divisor resistivo para reduzir a tensão até níveis compatíveis com a operação dos amplificadores operacionais utilizados no condicionamento do sinal. O divisor resistivo mostrado na Figura A.1 possui ganho K_{vbus} definido como:

$$K_{vbus} = \frac{V_{amp.op}}{V_{bus}}, \quad (A.1)$$

em que $V_{amp.op}$ é a tensão de operação do amplificador operacional, neste caso, 10 V. Dessa forma, o divisor resistivo pode ser calculado por:

$$R_2 = R_1 \frac{K_{vbus}}{1 - K_{vbus}}. \quad (A.2)$$

Figura A.1 – Circuito de condicionamento de sinal para leitura da tensão do barramento cc.



Fonte: elaborado pelo autor

O circuito de condicionamento utilizado é descrito na Figura A.1, em que apresenta um amplificador operacional na configuração de seguidor de tensão, para garantir uma alta impedância na entrada sendo, posteriormente, aplicada uma etapa de filtragem de sinal, que é

realizada por um filtro passa-baixa de primeira ordem, com ganho unitário. Os parâmetros e componentes encontram-se na Tabela A.1.

Tabela A.1 – Parâmetros do circuito de aquisição do sinal da tensão do barramento cc.


Parâmetros	Valor
Ganho do sensor de tensão (K_{vCb})	10/420
Frequência de corte do FPB_{vbus} (f_{pbvb})	10 kHz
R_{dr1}	1 M Ω
R_{dr2}	22,73 k Ω
$R_{fpb1} = R_{fpb2}$	16 k Ω
C_{fpb}	1 nF

Fonte: Elaborado pelo autor

A.2 AQUISIÇÃO DA TENSÃO DE SAÍDA DA CEC

Para realizar a leitura da tensão de saída da CEC, optou-se por utilizar um filtro passa-baixa de segunda ordem na configuração MFB, o qual é descrito na Figura A.2, e possui os parâmetros descritos na Tabela A.2.

Figura A.2 – Circuito de condicionamento de sinal para leitura da tensão de saída da CEC.



Fonte: elaborado pelo autor

Tabela A.2 – Parâmetros do circuito de aquisição do sinal da tensão de saída da CEC.


Parâmetros	Valor
Ganho do sensor de tensão (K_{vCo})	10/250
Frequência de corte do FPB_{vbus} (f_{pbvb})	10 kHz
R_{dr1}	1 M Ω
R_{dr2}	44,67 k Ω
$R_{fpb1} = R_{fpb3}$	21,22 k Ω
R_{fpb2}	10,61 k Ω
C_{fpb1}	62,50 nF
C_{fpb2}	167,00 nF

Fonte: elaborado pelo autor

A.3 AQUISIÇÃO DA CORRENTE NO INDUTOR DE FILTRO

Para aquisição do valor da corrente que circula pelo indutor de filtro, considerou-se um resistor *shunt* de $0,05 \Omega$ ligado em série com a indutor do filtro de entrada como pode ser visto na Figura A.3. A tensão gerada nos terminais do resistor *shunt* é amplificada por um amplificador operacional na configuração diferencial e com ganho amplificador definido por K_{iL_f} . Na sequência, são adicionados os filtros passa-baixa e passa-alta para remover interferências de alta frequência e a componente cc, respectivamente, e ambos os filtros são de primeira ordem.

Figura A.3 – Circuito de condicionamento de sinal para leitura da tensão de saída da CEC.



Fonte: elaborado pelo autor

Os parâmetros do circuito de condicionamento de sinal para leitura da corrente circulante no indutor de entrada são apresentados na Tabela A.3.

Tabela A.3 – Parâmetros do circuito de aquisição do sinal da corrente de entrada da CEC.

Parâmetros	Valor
Ganho do sensor de corrente (K_{iL_f})	10/0,6
Frequência de corte do FPB_{vbus} (f_{pbvb})	10 kHz
$R_{ds1} = R_{di1}$	248 Ω
$R_{ds2} = R_{di2}$	1 M Ω
$R_{fpb} = R_{fpa}$	16 k Ω
C_{fpa}	10 μ F
C_{fpb}	1 nF

Fonte: elaborado pelo autor


APÊNDICE B – DETERMINAÇÃO DA IMPEDÂNCIA DE ENTRADA EM MALHA FECHADA DA CDP COM CONTROLE DE CORRENTE DESABILITADO

Com mencionado no decorrer do documento, o capacitor eletrônico é ligado ao barramento e inicialmente opera apenas com a malha de tensão de saída, até o momento em que o controle de corrente é habilitado.

Para desabilitar o controle de corrente, o erro na entrada do controlador de corrente é forçado a zero, anulando o efeito do controlador. Dessa forma, o conversor opera apenas controlando a tensão de saída do conversor.

Baseado nisto, determina-se a impedância de entrada em malha fechada da CEC, utilizando apenas a malha de tensão que pode ser extraída do diagrama de blocos da Figura 3.6, que é rerepresentada na **Erro! Fonte de referência não encontrada.**

Figura B.1 – Diagrama de blocos do controle proposto quando o erro de corrente é forçado a zero.



Fonte: elaborado pelo autor

Da mesma forma que desenvolvido na seção 4.2, a impedância de entrada do conversor pode ser definida partindo da equação (5.8), aqui apresentada novamente em função dos termos $G_{vtested}$ e Z_{inMA} :

$$\tilde{v}_{teste} = \tilde{i}_{teste} G_{vtested} - \tilde{d} Z_{inMA}, \quad (B.1)$$

em que, analisando as condições impostas na **Erro! Fonte de referência não encontrada.**, a variável de controle \tilde{d} é definida por:

$$\tilde{d} = -\tilde{v}_{Co} K_{vo} FPB_{vo} C_v K_{PWM} = \tilde{v}_o Y_1. \quad (B.2)$$

A tensão de saída do \tilde{v}_{Co} , já definida em (5.16), é apresentada novamente por conveniência:

$$\tilde{v}_{Co} = \tilde{i}_{teste} X_1 + \tilde{d} X_2. \quad (\text{B.3})$$

Substituindo (B.3) em (B.2), encontra-se a equação da determinação da variável de controle \tilde{d} :


$$\tilde{d} = \tilde{i}_{teste} \frac{Y_1 X_1}{1 - Y_1 X_2}. \quad (\text{B.4})$$

Substituindo (B.4) em (B.1), determina-se a impedância do capacitor eletrônico para o momento em que o controle de corrente está desabilitado:

$$Z_{inMF_seml} = \frac{v_{test}}{i_{test}} = G_{vtestd} - Z_{inMA} \frac{Y_1 X_1}{1 - Y_1 X_2}. \quad (\text{B.5})$$

A Figura B.2 apresenta o diagrama de Bode da admitância de um capacitor Z_{cap} juntamente com a impedância de entrada em malha aberta Z_{inMA} , e a impedância de entrada em malha fechada com a malha de corrente desabilitada Z_{inMF_seml} .

Figura B.2– Impedância de entrada em malha fechada com o controle de corrente desabilitado.



Fonte: elaborado pelo autor