FLÁBIO ALBERTO BARDEMAKER BATISTA

MODULAÇÃO VETORIAL APLICADA A RETIFICADORES TRIFÁSICOS PWM UNIDIRECIONAIS

FLORIANÓPOLIS 2006

UNIVERSIDADE FEDERAL DE SANTA CATARINA PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

MODULAÇÃO VETORIAL APLICADA A RETIFICADORES TRIFÁSICOS PWM UNIDIRECIONAIS

Tese submetida à

Universidade Federal de Santa Catarina

como parte dos requisitos para a obtenção do grau de

Doutor em Engenharia Elétrica.

FLÁBIO ALBERTO BARDEMAKER BATISTA

Florianópolis, Junho de 2006.

MODULAÇÃO VETORIAL APLICADA A RETIFICADORES TRIFÁSICOS PWM UNIDIRECIONAIS

FLÁBIO ALBERTO BARDEMAKER BATISTA

'Esta Tese foi julgada adequada para a obtenção do Título de Doutor em Engenharia Elétrica, Área de Concentração em Sistemas de Energia, e aprovada em sua forma final pelo Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Santa Catarina.'

	Santa Catarina.'
	Prof. Ivo Barbi, Dr. Ing. Orientador
	Prof. Nelson Sadowski , Dr.
Coordenac	dor do Programa de Pós-Graduação em Engenharia Elétric
Banca Examinadora:	
	Prof. Ivo Barbi, Dr. Ing. Presidente
	Cláudio Manoel da Cunha Duarte, Dr.
	Eduardo Félix Ribeiro Romaneli, Dr.
	Daniel Juan Pagano, Dr.
	Samir Ahmad Mussa, Dr.
	Denizar Cruz Martins, Dr.

Resumo da Tese apresentada à UFSC como parte dos requisitos necessários para a obtenção do grau de Doutor em Engenharia Elétrica.

MODULAÇÃO VETORIAL APLICADA A RETIFICADORES TRIFÁSICOS PWM UNIDIRECIONAIS

Flábio Alberto Bardemaker Batista

Junho/2006

Orientador: Ivo Barbi, Dr. Ing.

Área de Concentração: Eletrônica de Potência e Acionamento Elétrico.

Palavras Chave: Retificadores trifásicos PWM unidirecionais, modulação vetorial, controle

vetorial, correção de fator de potência, controle digital.

Número de Páginas: 282.

Resumo: Este trabalho apresenta a aplicação da modulação vetorial a retificadores trifásicos PWM unidirecionais de dois níveis. Os conceitos da modulação vetorial e controle vetorial são introduzidos, tomando como exemplo a aplicação destas técnicas de controle e modulação ao retificador trifásico PWM bidirecional. Estratégias de modulação vetorial são propostas para os retificadores unidirecionais conectados em Y, Δ e em ponte. Verifica-se a validade da extensão das técnicas de modulação propostas à outros retificadores e define-se uma metodologia generalizada para aplicação da modulação vetorial aos retificadores unidirecionais de dois níveis. São analisadas as estruturas de controle vetorial e a adaptação da modelagem proposta a cada tipo de retificador. Os projetos das estruturas de potência e de controle digital com DSP são realizados e os resultados da aplicação da modulação vetorial aos retificadores trifásicos são verificados através de simulação digital e da experimentação de um protótipo de 20kW. Os retificadores implementados apresentam alto rendimento, baixa taxa de distorção harmônica para as correntes de entrada e elevado fator de potência.

Abstract of Thesis presented to UFSC as a partial fulfillment of the requirements for the degree of Doctor in Electrical Engineering.

SPACE VECTOR MODULATION APPLIED TO THREE-PHASE UNIDIRECTIONAL PWM RECTIFIERS

Flábio Alberto Bardemaker Batista

June/2006

Advisor: Ivo Barbi, Dr. Ing.

Area of Concentration: Power Electronics and Electrical Drives.

Keywords: Three-phase unidirectional PWM rectifiers space vector modulation, vector

control, power factor correction, digital control.

Number of Pages: 282.

Abstract: This work presents the application of space vector modulation to the three-phase two-level unidirectional PWM rectifiers. The concepts of space vector modulation and of vector control are introduced are applied to the bidirectional three-phase PWM rectifier as an example. Space vector strategies are proposed for Y-connected rectifiers, Δ-connected rectifiers and bridge-connected rectifiers. The extension of proposed modulation techniques for other rectifiers is verified and a generalized methodology for application of two-level unidirectional rectifiers is defined. Vector control structures and the adaptation of proposed modeling are analyzed. The design of power structures and the design of digital control structures with DSP are performed. The results of application of space vector modulation to the three-phase rectifiers are verified by digital simulation and by a 20 kW prototype experimentation. Implemented unidirectional two-level PWM rectifiers present regulated output voltage, high efficiency, high power factor and low input current THD.

SUMÁRIO

CAPÍTULO 1 – Introdução Geral.	
1.1 – Introdução	
1.1.1 – Retificadores Unidirecionais	
1.1.2 – Modulação e Controle Vetorial	
1.2 – Objetivos do Trabalho e Metodologia Empregada	
1.3 – Organização do Trabalho	
CAPÍTULO 2 – Modulação Vetorial e Controle Vetorial	
2.1 – Introdução.	
2.2 – Princípios da Modulação Vetorial	
2.2.1 – Topologia e Vetores Disponíveis	
2.2.2 – Implementação dos Vetores	
2.2.3 – Seqüência de Vetores	
2.3 – Controle Vetorial	
2.3.1 - Modelagem do Retificador Trifásico Bidirecional Emprega	ındo a
Transformação de Park	
a) Obtenção do Modelo do Conversor Visto a Partir da Entrada (C	CA)
b) Obtenção do Modelo do Conversor Visto a Partir da Saída (CC	')
2.3.2 – Estratégia de Controle.	
2.4 – Resultados de Simulação	
2.4.1 – Simulações em Malha Aberta	
2.4.2 – Simulações em Malha Fechada	
2.5 – Conclusão.	
CAPÍTULO 3 – Modulação Vetorial Aplicada ao Retificador Trifásico	PWN
Unidirecional de Dois Níveis Y_1	
3.1 – Introdução.	
3.2 – Etapas de Operação.	
3 3 – Modulação Vetorial	

3.3.1 – Vetores Disponíveis	
3.3.2 – Seqüência de Vetores e Sinais de Comando Para	os Sub-Setores
3.4 – Dimensionamento do Estágio de Potência	
3.4.1 – Cálculos Preliminares e Condições de Operação	
3.4.2 – Dimensionamento dos Indutores de Entrada	
3.4.3 – Dimensionamento do Capacitor de Saída	
3.4.4 – Dimensionamento dos Interruptores	
3.4.5 – Dimensionamento dos Diodos D _{I12}	
3.4.6 – Dimensionamento dos Diodos D _{I34}	
3.4.7 – Dimensionamento dos Diodos D ₁₅₆	
3.5 – Modelagem e Controle	
3.5.1 – Modelagem do Retificador	
3.5.2 – Estratégia de Controle e Projeto dos Controlador	res
a) Projeto dos Controladores para as Malhas de C	Corrente I _d e I _q
b) Projeto do Controlador para a Malha de Tensã	0
3.6 – Resultados de Simulação	
3.6.1 – Simulações em Malha Aberta	
3.6.2 – Simulações em Malha Fechada	
3.7 – Conclusão	
CAPÍTULO 4 - Modulação Vetorial Aplicada ao Retific	cador Trifásico PWM
Unidirecional de Dois Níveis Δ_1	
4.1 – Introdução	
4.2 – Etapas de Operação	
4.3 – Modulação Vetorial	
4.3.1 – Vetores Disponíveis	
4.3.2 – Seqüência de Vetores e Sinais de Comando Para	os Sub-Setores
4.4 – Dimensionamento do Estágio de Potência	
4.4.1 – Dimensionamento dos Indutores de Entrada	
4.4.2 – Dimensionamento do Capacitor de Saída	
4.4.3 – Dimensionamento dos Interruptores	
4.4.4 – Dimensionamento dos Diodos D ₁₃₄₅₆	
4 4 5 – Dimensionamento dos Diodos Dua	

4.5 - M	odelagem e Controle
۷	1.5.1 – Modelagem do Retificador
۷	1.5.2 – Estratégia de Controle e Projeto dos Controladores
4.6 – R	esultados de Simulação
۷	1.6.1 – Simulações em Malha Aberta
۷	1.6.2 – Simulações em Malha Fechada
۷	1.6.3 – Estágio de Potência
4.7 – C	onclusão
	ULO 5 – Modulação Vetorial Aplicada a Outros Retificadores Unidirecionais
	se dos Resultados
	trodução
	plicação da Modulação Vetorial ao Retificador Unidirecional Y_2
	5.2.1 – Simulações em Malha Aberta
	5.2.2 – Simulações em Malha Fechada
	plicação da Modulação Vetorial ao Retificador Unidirecional Δ_2
	5.3.1 – Simulações em Malha Aberta
4	5.3.2 – Simulações em Malha Fechada
	plicação da Modulação Vetorial aos Retificadores Unidirecionais Ponte_1 e
_)
4	5.4.1 – Vetores Utilizados e Sinais de Comando
4	5.4.2 – Sequência de Vetores e Sinais de Comando Para os Sub-Setores
4	5.4.3 – Modelagem do Retificador
4	5.4.4 – Estratégia de Controle e Projeto dos Controladores
4	5.4.5 – Simulações em Malha Aberta
4	5.4.6 – Simulações em Malha Fechada
5.5 - A	nálise dos Resultados
5.6 – C	onclusão
CAPÍT	ULO 6 – Projeto e Implementação do Estágio de Potência
6.1 – In	trodução
6.2 – D	imensionamento do Estágio de Potência
6	5.2.1 – Cálculos Preliminares e Condições de Operação

(5.2.2 – Dimensionamento dos Indutores de Entrada
(6.2.3 – Dimensionamento do Capacitor de Saída
(5.2.4 – Dimensionamento dos Interruptores
(5.2.5 – Dimensionamento dos Diodos D ₁₁₂
(5.2.6 – Dimensionamento dos Diodos D ₁₃₄
(5.2.7 – Dimensionamento dos Diodos D ₁₅₆
(5.2.8 – Dimensionamento do Dissipador
6.3 – H	ardware para Condicionamento de Sinais e Interface com o DSP
(5.3.1 – Filtro Anti Aliasing
(5.3.2 – Amostragem das Correntes de Entrada
(5.3.3 – Amostragem da Tensão de Saída
(5.3.4 – Sincronismo.
(6.3.5 – Circuitos de Comando e Proteções
(5.3.6 – Conversores D/A
$6.4 - F_0$	ontes Auxiliares e Circuito de Pré-Carga.
6.5 - C	onclusão
	ULO 7 – Controle Digital e Implementação em DSPtrodução
7.2 – D	iscretização dos Modelos
7	7.2.1 – Malha de Corrente
	7.2.2 – Malha de Tensão
7.3 - M	letodologia de Projeto dos Controladores Discretos
<u> </u>	7.3.1 – Controladores de Corrente
	7.3.2 – Controlador de Tensão
<u> </u>	7.3.3 – Simulações.
7.4 - C	aracterísticas do DSP Utilizado
7.5 – Pi	ogramação
,	7.5.1 – Fluxograma.
7	7.5.2 – Configurações.
	a) Definição de Valores e Inicialização do Sistema
	b) Pinos de Entrada/Saída Digital (I/O)
	c) Conversor Analógico/Digital (A/D)

d) Gerenciador de Eventos
e) Interrupções
7.5.3 – Amostragem de Sinais
7.5.4 – Teste de Sincronismo
7.5.5 – Proteções de Nível de Tensão e Partida Suave
7.5.6 – Transformação Direta e Inversa
7.5.7 – Implementação dos Controladores
7.5.8 – Definição dos Setores e Cálculo das Razões Cíclicas
7.6 – Conclusão
CAPÍTULO 8 – Resultados Experimentais
8.1 – Introdução
8.2 – Operação sem Correção de Fator de Potência
8.3 – Testes das Rotinas Implementadas
8.3.1 – Procedimento de Partida
8.4 – Retificador Unidirecional Y_1
$8.4.1$ – Operação com V_L = 220 V e V_O = 400 V
$8.4.2 - \text{Operação com V}_{L} = 380 \text{ V e V}_{O} = 700 \text{ V}.$
8.5 – Retificador Unidirecional Δ_1
$8.5.1$ – Operação com V_L = 220 V e V_O = 400 V
$8.5.2 - \text{Operação com V}_{L} = 380 \text{ V e V}_{O} = 700 \text{ V}$
8.6 – Conclusão
CONCLUSÃO GERAL
ANEXO A – Esquemático e Netlist para a Simulação do Retificador Trifásico
Bidirecional
A.1 – Esquemático para a Simulação do Retificador Trifásico Bidirecional
A.2 – Netlist para a Simulação do Retificador Trifásico Bidirecional
ANEXO B – Esquemático e Netlist para a Simulação do Retificador Trifásico
Unidirecional Y_1
B 1 – Esquemático para a Simulação do Retificador Trifásico Unidirecional V 1

B.2 – Netlist para a Simulação do Retificador Trifásico Unidirecional Y_1		
ANEXO C – Esquemático e Netlist para a Simulação do Retificador Trifásico		
Unidirecional Δ_1		
C.1 – Esquemático para a Simulação do Retificador Trifásico Unidirecional Δ_1		
C.2 – Netlist para a Simulação do Retificador Trifásico Unidirecional Δ_1		
ANEXO D – Dimensionamento do Estagio de Potência para o Retificador Trifásico		
PWM Unidirecional Δ_1		
D.1 – Cálculos Preliminares		
D.2 – Dimensionamento dos Indutores de Entrada		
D.2.1 – Valor da Indutância.		
D.2.2 – Corrente Eficaz no Indutor		
D.2.3 – Corrente de Pico no Indutor		
D.2.4 – Corrente Média no Indutor		
D.2.5 – Tensão de Pico no Indutor		
D.3 – Dimensionamento do Capacitor de Saída		
D.3.1 – Valor da Capacitância		
D.3.2 – Corrente Eficaz no Capacitor		
D.3.3 – Corrente de Pico no Capacitor		
D.3.4 – Corrente Média no Capacitor		
D.3.5 – Tensão no Capacitor		
D.4 – Dimensionamento dos Interruptores		
D.4.1 – Corrente Eficaz no Interruptor		
D.4.2 – Corrente de Pico no Interruptor		
D.4.3 – Corrente Média no Interruptor		
D.4.4 – Tensão de Pico no Interruptor.		
D.5 – Dimensionamento dos Diodos D ₁₃₄₅₆		
D.5.1 – Corrente Eficaz nos Diodos D ₁₃₄₅₆		
D.5.2 – Corrente de Pico nos Diodos D ₁₃₄₅₆		
D.5.3 – Corrente Média nos Diodos D ₁₃₄₅₆		
D 54 – Tensão de Pico nos Diodos D ₁₂₄₅₆		

D.6 – Dimensionamento dos Diodos D _{I12}	254
D.6.1 – Corrente Eficaz nos Diodos D _{I12}	254
D.6.2 – Corrente de Pico nos Diodos D _{I12}	255
D.6.3 – Corrente Média nos Diodos D _{I12}	255
D.6.4 – Tensão de Pico nos Diodos D _{I12}	255
ANEXO E – Esquemas Elétricos das Placas Utilizadas no Protótipo	256
E.1 – Esquemas Elétricos	256
ANEXO F – Listagem do Programa para o Controle do Retificador Trifásico	
Unidirecional	263
REFERÊNCIAS BIBLIOGRÁFICAS	276

LISTA DE SIMBOLOS

1. Símbolos Adotados nos Equacionamentos

Símbolo	Significado	Unidade
С	Controlador	
C	Capacitância	F
D	Ração cíclica (Duty Cycle)	
E	Energia	J
f	Freqüência	Hz
fv	Frequência afetada pela transformação para o plano W	Hz
I, i	Corrente	A
K, k	Constante	
L	Indutância	Н
$\overrightarrow{\mathbf{M}}$	Matriz de transformação	
$\overrightarrow{\mathbf{M}}^{-1}$	Matriz Inversa	
$\overrightarrow{\overline{\mathbf{M}}}^{\mathrm{T}}$	Matriz Transposta	
P	Potência Ativa	W
Q	Potência Reativa	VA
Ř	Resistência elétrica	Ω
Rθ	Resistência térmica	°C/W
S	Variável complexa	
T	Período, Intervalo.	S
T	Temperatura	$^{\circ}\!\mathrm{C}$
t	Instante de tempo	S
и	Vetor unitário	
V, v	Tensão, Diferença de Potencial	V
$\overrightarrow{ extbf{V}}$	Vetores espaciais	
Z	Variável complexa discreta	
$ ilde{ ilde{ ilde{X}}}$	Perturbação em torno de um ponto de operação da variável x	
X	Reatância	Ω
W	Variável complexa discreta no plano W	
δ	Defasagem	o
$\Delta \mathrm{Q}$	Variação de carga em um capacitor	C
η	Rendimento	%
μ	Fator, relação entre variáveis	
ν	Freqüência angular afetada pela transformação para o plano W	rad/s
ω	Freqüência Angular	rad/s
Δ	Variação de uma grandeza em torno de um valor	

2. Símbolos para Referenciar Elementos de Circuitos

Símbolo	Significado	
С	Capacitor	
D	Diodo	
L	Indutor	
R	Resistência	
S	Interruptor	
v	Fonte de tensão alternada	
V	Valor contínuo de tensão	

3. Símbolos de Unidades de Grandezas Físicas

Símbolo	Significado	
A	Ampère	
db	Decibel	
f	Freqüência	
F	Faraday	
Н	Henry	
o	Graus elétricos	
S	Segundos	
V	Volt	
VA	VoltAmpere	
W	Watt	
ω	Freqüência angular	
Ω	Ohm	

4. Acrônimos e Abreviaturas

Símbolo	Significado
A/D	Conversor Analógico-Digital
AR	Registro auxiliar
CA	Corrente Alternada
CC	Corrente Contínua
CI	Circuito Integrado
cmd	Sinal de Comando
CPU	Unidade central de processamento
D/A	Conversor digital analógico
DSP	Processador digital de sinais (Digital Signal Processor)
EVM	Módulo Gerenciador de Eventos
FD	Fator de Deslocamento
FP	Fator de Potência
FTMF	Função de Transferência em Malha Fechada
IGBT	Insulated Gate Bipolar Tansistor
I/O	Entrada/Saída
MIPS	Milhões de instruções por segundo
OFF	Interruptor Aberto
ON	Interruptor Fechado
PL	Plano Limite
PS	Plano de Separação
PWM	Modulação por largura de pulso (Pulse Width Modulation)
SS	Sub-Setor
SVM	Modulação vetorial (Space Vector Modulation)
THD	taxa de distorção harmônica (Total Harmonic Distotion)
UPS	Fonte de Alimentação Ininterrupta (Uninterrupted Power System)
Y	Conexão em Y ou estrela
Δ	Conexão em Δ – delta ou triângulo

5. Sub-Índices Utilizados

Símbolo	Significado	
a	Amostragem de tensão	
A	Amostragem	
AF	Alta frequência	
А,В е С	Fases A, B e C	
ANT	Variável do período anterior	
BF	Baixa frequência	
c	Corte ou cruzamento	
C	Coletor	
CAP	Capacitância equivalente	
CE	Entre os terminais de coletor e emissor	
СН	Entre o encapsulamento © e o dissipador (H)	
CO	Capacitor de saída	
cond	Durante a condução	
d, D	Variável de eixo direto	
Desacopl	Variável de desacoplamento	
EF	Valor eficaz – rms	
F	Variável relativa a rede elétrica	
FAA	Relativo ao filtro de anti aliasing	
I	Variável relativa a malha de corrente	
I	Parcela Intregal	
IN	Variável de Entrada	
JC	Entre junção (J) e encapsulamento ©	
L	Variável de linha	
MAX	Valor máximo	
MED	Valor médio – avg	
O	Variável de saída	
on	Na entrada em condução	
off	No bloqueio	
P	Valor de pico, máximo	
P	Pólo do controlador	
P	Parcela Proporcional	
q	Variável de eixo em quadratura	
Ř	Retificador	
REF	Variável de referência	
REQ	Resistor de equalização	
S	Chaveamento, comutação ou de um interruptor	
SE	Série equivalente	
Sh	Amostragem de corrente	
Sint	Sintetizado, resultante	
SOFT	Relativo a partida suave	
T	Variável relativa a forma de onda triangular	
T	Total	
V	Variável relativa a malha de tensão	
Ž	Zero do controlador	
α	Variável de eixo α	
β	Variável de eixo β	

Capítulo 1 - Introdução Geral

1.1. Introdução

O desenvolvimento de circuitos retificadores trifásicos com elevado fator de potência tem merecido grande atenção por parte de engenheiros e pesquisadores da área de eletrônica de potência, visando melhoria de desempenho em características como: fator de potência, rendimento, densidade de potência, regulação da tensão de saída, esforços de tensão e corrente nos semicondutores, etc.

No que se refere ao fator de potência (FP), os retificadores convencionais apresentam distorções nas correntes drenadas da rede e um reduzido fator de potência [1]. Como conseqüências destas características, surgem distorções nas tensões de alimentação, aumentam as perdas nas redes de distribuição e interferências eletromagnéticas, prejudicando o funcionamento de outros equipamentos.

Desta forma, estes retificadores não conseguem atingir o desempenho satisfatório para atender normas internacionais [2-3] que definem os limites recomendados para o conteúdo harmônico dos sinais de corrente em equipamentos eletrônicos.

No caso da norma IEC 61000 3-4 que é aplicada a equipamentos com correntes maiores que 16A, têm-se os limites das componentes individuais das harmônicas de corrente de entrada apresentados na Tabela 1-1, juntamente com o valor admissível da taxa de distorção ("*Total Harmonic Distortion*" – THD) (1.1).

$$THD_{40} = \sqrt{\sum_{n=2}^{40} \left(\frac{I_n}{I_1}\right)}$$
 (1.1)

Tabela 1-1 – Limites das componentes individuais das harmônicas de corrente e THD.

	THD ₄₀	I ₅ /I ₁	I ₇ /I ₁	I ₁₁ /I ₁	I ₁₃ /I ₁
IEC61000 3-4	16%	14%	11%	10%	8%

Por outro lado, nos retificadores com elevado fator de potência (PFC) que utilizam a modulação por largura de pulso ("Pulse Width Modulation" - PWM), o comando adequado dos interruptores nos retificadores PWM permite a obtenção de correntes de entrada praticamente senoidais e em fase com as tensões de alimentação e reduzidas taxas de distorção harmônica.

Nesta área, podem ser citados estudos referentes ao desenvolvimento de novas topologias e métodos de comutação, estratégias de controle e modelagem e técnicas de modulação.

Entre as propostas apresentadas, não existem soluções que possam ser consideradas como um padrão a ser seguido. No que se refere às técnicas de modulação, algumas alternativas são propostas à modulação PWM convencional.

Estas técnicas são direcionadas principalmente ao controle de inversores [4-8], retificadores bidirecionais [9-12] e retificadores unidirecionais de três níveis [13-18], identificando-se a necessidade de desenvolvimento ou adaptação de técnicas de modulação para a aplicação em conversores CA-CC trifásicos unidirecionais de dois níveis com elevado fator de potência.

Neste trabalho, serão utilizados os conceitos apresentados na teoria de potência ativa e reativa tradicional [19-20], estes conceitos são suficientes para avaliar o desempenho dos retificadores estudados, pois se considera o sistema trifásico simétrico e equilibrado.

Com isso, é possível aplicar a teoria de controle vetorial a estes retificadores e verificar parâmetros como fator de potência, onde se considera principalmente as componentes fundamentais das correntes e tensões do sistema.

Em sistemas desequilibrados, podem ser aplicados conceitos como os da teoria da potência reativa instantânea [19-21] para a análise de sistemas em aplicações que exijam o controle de outras componentes que não sejam as fundamentais.

1.1.1. Retificadores Unidirecionais

Em aplicações de elevada potência, como UPSs ("Uninterrupted Power Systems") e fontes de alimentação para telecomunicações, nas quais não é necessário o fluxo bidirecional de potência, os retificadores unidirecionais apresentam algumas vantagens como a diminuição do número de interruptores, proteção natural contra curto circuito no barramento CC e reduzido processamento de energia pelos interruptores ativos.

É grande o número de topologias de conversores trifásicos PWM unidirecionais apresentados na literatura [22-26], podendo ser identificados vários fatores que caracterizam uma determinada estrutura como, por exemplo:

- Modo de condução contínua ou descontínua;
- Topologias de dois ou de três níveis;
- Topologias derivadas dos conversores "boost", "buck", "buck-boost", etc.;
- Topologias com ou sem isolação;
- Número de interruptores ativos;
- Acesso ao neutro.

Quando a tensão de barramento não é demasiadamente elevada, as topologias de dois níveis se tornam atrativas, pois não apresentam a necessidade do controle da tensão do ponto médio do barramento CC, diminuindo o número de sensores e controladores empregados.

Na literatura, são apresentadas diversas topologias de retificadores PWM unidirecionais de dois níveis [22-33]. Algumas destas estruturas apresentam em comum, a conexão dos interruptores bidirecionais em Y ou Δ ou a conexão em ponte trifásica, derivada do retificador trifásico PWM bidirecional [34-35].

A estrutura da Fig. 1-1 (Retificado Y_1) é uma estrutura proposta localmente [27-28] na qual a estratégia de modulação vetorial ainda não foi aplicada.

Este retificador tem os interruptores bidirecionais internos aos braços de diodos, conectados em Y e são utilizados apenas três interruptores ativos.




Fig. 1-1 – Retificador Y 1.

O retificador apresentado na Fig. 1-2 (Retificador Δ_1) é uma estrutura semelhante ao retificador da Fig. 1-1, porém os interruptores bidirecionais estão conectados em Δ .

As referências que tratam deste conversor [31-32] não apresentam detalhes da implementação da modulação vetorial aplicada a estes conversores, nem informações sobre a análise e dimensionamento desta estrutura.




Fig. 1-2 – Retificador Δ_1 .

Nas figuras Fig. 1-3 e Fig. 1-4 são apresentados mais dois retificadores, um conectado em Y (Retificador Y_2) e outro conectado em Δ (Retificador Δ 2) [29-30].

Estes retificadores possuem os interruptores bidirecionais externos aos braços de diodos com dois interruptores ativos para cada interruptor bidirecional.




Fig. 1-3 – Retificador Y_2.




Fig. 1-4 – Retificador Δ_2 .

O retificador da Fig. 1-5 (Retificador Y_3) [22] também é uma estrutura que utiliza a conexão Y, com os interruptores bidirecionais internos aos braços de diodos, porém com a utilização de seis interruptores ativos.




Fig. 1-5 – Retificador Y_3.

A estrutura apresentada na Fig. 1-6 (Retificador Ponte_1) [23] também utiliza seis interruptores, com a conexão em ponte externa aos braços de diodos.




Fig. 1-6 – Retificador Ponte 1.

Na Fig. 1-7 é apresentado outro retificador unidirecional (Retificador Ponte_2) [33] com seis interruptores ativos que utilizam a conexão em ponte, esta estrutura é derivada do retificado PWM trifásico bidirecional, com a inclusão de um diodo em série com a carga.

Com isso, elimina-se a possibilidade de curto circuito de braço e a análise da estrutura passa a ser diferente da análise da estrutura original.




Fig. 1-7 – Retificador Ponte 2.

Neste trabalho serão implementadas as estruturas da Fig. 1-1 e da Fig. 1-2, pois se tratam de estruturas semelhantes, uma utilizando a conexão em Y e a outra a conexão em Δ .

1.1.2. Modulação e Controle Vetorial

A modulação vetorial ("Space Vector Modulation" - SVM) é uma técnica de modulação que permite a análise da comutação nos conversores estudados com a redução do número de comutações dos interruptores. Entre outras características que podem ser analisadas e melhoradas com o emprego desta técnica, pode-se citar a minimização do conteúdo harmônico das correntes de entrada dos retificadores, a melhor distribuição das perdas nos semicondutores e a utilização de maiores índices de modulação [36-37].

Em conjunto com a estratégia de modulação serão considerados os conceitos de controle vetorial aplicado a estes retificadores e a modelagem destes sistemas para estas condições de modulação e controle.

A utilização da transformada de Park permite a obtenção de um modelo preciso dos conversores CA-CC trifásicos, através de uma metodologia rápida e simples [38]. As transformações utilizadas para a implementação deste controle e a aplicação da estratégia de modulação vetorial exigem uma estrutura apropriada para o cálculo e tratamento destas informações.

Assim, justifica-se a implementação das estruturas de controle e modulação através de um processador digital de sinais ("*Digital Signal Processor*" - DSP), com base em vários exemplos e documentos de suporte apresentados na literatura [39-42] que estão relacionados a esta aplicação.

Além disso, para aplicações de elevada potência, o custo da estrutura de controle e modulação é reduzido quando comparado ao custo do estágio de potência.

1.2. Objetivos do Trabalho e Metodologia Empregada

Este trabalho tem como objetivo geral a aplicação da modulação vetorial a retificadores trifásicos PWM unidirecionais de dois níveis com elevado fator de potência.

Como desdobramentos deste estudo, são identificados objetivos específicos relacionados com o objetivo principal:

- Análise das estruturas retificadoras;
- Aplicação da técnica de modulação vetorial;
 - Verificação dos vetores disponíveis para a aplicação da modulação vetorial;

- Análise da forma de implementação dos vetores e sinais de comando necessários;
- Proposição e definição de sequência de vetores, e cálculo dos intervalos de aplicação;
- Estudo e aplicação de ferramentas de controle vetorial, modelagem de retificadores e técnicas de controle clássico;
- Verificação do emprego das técnicas de controle e modulação através de simulação numérica;
- Verificação do emprego das técnicas de controle e modulação através da implementação de protótipos;
- Análise dos resultados obtidos.

Desta forma, a metodologia utilizada é baseada na proposição de técnicas de controle e modulação vetorial para os retificadores unidirecionais estudados. A validação dos resultados será realizada através da análise dos resultados de simulação e dos protótipos implementados, com a medição das grandezas relacionadas ao funcionamento destas estruturas e das formas de onda características deste funcionamento.

1.3. Organização do Trabalho

O Capítulo 2 apresenta uma introdução aos conceitos da modulação vetorial e controle vetorial utilizando como exemplo a aplicação destas técnicas de controle e modulação ao retificador trifásico PWM bidirecional e a verificação dos resultados através de simulação numérica.

No Capítulo 3 a técnica de modulação vetorial é aplicada ao retificador trifásico PWM unidirecional de dois níveis Y_1, sendo analisadas a topologia, as etapas de operação e a adaptação da modelagem desenvolvida no capítulo anterior a esta estrutura. Neste capítulo também serão projetados os controladores a serem utilizados em todos os conversores estudados neste trabalho.

No Capítulo 4, a técnica de modulação vetorial é aplicada ao retificador trifásico PWM unidirecional de dois níveis Δ_1 , sendo realizada a mesma análise dos capítulos anteriores para esta estrutura.

O Capítulo 5 mostra a aplicação da modulação e do controle vetorial a outros retificadores unidirecionais de dois níveis e é feita uma análise generalizada da aplicação

da modulação vetorial aos retificadores unidirecionais de dois níveis. Neste capítulo também são analisados aspectos sobre a modelagem destes retificadores e fatores de desempenho destas estruturas.

O projeto do estágio de potência e a descrição do hardware para condicionamento de sinais e interface com o DSP são apresentados no Capítulo 6.

No capítulo 7, é feito o projeto dos controladores discretos e a programação do DSP é descrita. Os resultados experimentais da aplicação da modulação vetorial aos retificadores unidirecionais de dois níveis são mostrados no Capítulo 8.

Na seção seguinte são feitas conclusões sobre a aplicação das técnicas de controle vetorial e modulação vetorial aos retificadores estudados.

Em Anexos são apresentados os circuitos utilizados para a simulação dos conversores, o dimensionamento do estágio de potência para a estrutura apresentada no Capítulo 4, os diagramas esquemáticos da placas utilizadas e a listagem do programa de controle do retificador com DSP.

Capítulo 2 - Modulação Vetorial e Controle Vetorial

2.1. Introdução

A modulação vetorial ("Space Vector Modulation" - SVM) é uma técnica de modulação que pode ser aplicada a diversos conversores (inversores, retificadores e filtros ativos) e possibilita a redução do número de comutação dos interruptores, a minimização do conteúdo harmônico das correntes de entrada dos retificadores e a utilização de maiores índices de modulação, entre outras características [36-37].

Neste capítulo será feita uma breve introdução sobre os conceitos e características desta técnica de modulação quando aplicada a retificadores trifásicos de dois níveis. Além da modulação, serão abordadas questões sobre controle vetorial e modelagem de retificadores utilizando as transformações de Clark e Park.

Será tomada como exemplo a aplicação desta técnica ao retificador trifásico PWM bidirecional de dois níveis com elevado fator de potência. Os resultados da aplicação das estratégias de modulação e controle serão verificados através de simulações computacionais.

A notação utilizada para a modulação vetorial será a apresentada em [7]; entretanto, na literatura que trata do assunto, outras formas de representação podem ser utilizadas [37].

2.2. Princípios da Modulação Vetorial

Na aplicação da modulação vetorial consideram-se principalmente as definições dos vetores possíveis e disponíveis, a decomposição destes vetores nos eixos α e β , e a sequência de distribuição dos vetores.

Deve-se considerar também a identificação de setores para o posicionamento dos vetores a serem implementados e a relação entre os vetores e os sinais de comando aplicados aos interruptores do conversor em cada etapa de operação.

2.2.1.Topologia e Vetores Disponíveis

A Fig. 2-1 mostra a topologia do retificador trifásico bidirecional de dois níveis com elevado fator de potência que será utilizado para demonstrar os princípios da modulação vetorial.




Fig. 2-1 - Retificador trifásico bidirecional.

Para a estrutura analisada, com três braços, cada um com dois interruptores que operam de forma complementar, verifica-se a possibilidade de utilização de oito (2³) vetores disponíveis para representar os estados topológicos do conversor, como demonstrado na Tabela 2.1.

Tabela 2.1 - Vetores possíveis.

Vetor	Ponto A	Ponto B	Ponto C	V_{AB}	V_{BC}	V_{CA}
$\overrightarrow{V_0}$ (0 0 0)	N	N	N	0	0	0
\overrightarrow{V}_1 (1 0 0)	Р	N	N	$+V_{O}$	0	-V _O
\overrightarrow{V}_{2} (1 1 0)	P	P	N	0	$+V_{O}$	-V _O
$\overrightarrow{V_3}$ (0 1 0)	N	Р	N	-V _O	$+V_{O}$	0
$\overrightarrow{V_4}$ (0 1 1)	N	Р	Р	-V _O	0	+V _O
\overrightarrow{V}_{5} (0 0 1)	N	N	Р	0	-V _O	+V _O
$\overrightarrow{V_6}$ (1 0 1)	Р	N	Р	+V _O	-V _O	0
\overrightarrow{V}_7 (1 1 1)	P	Р	P	0	0	0

Aplicando a transformação αβ0 (transformação de Clark), definida na expressão (2.1) [7] [38], aos vetores que estão representados por suas coordenadas nos eixos A, B e C obtêm-se as coordenadas destes vetores nos eixos α e β conforme a Tabela 2.2.

$$\vec{\mathbf{M}}_{\alpha\beta} = \sqrt{\frac{2}{3}} \cdot \begin{bmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} \\ 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix}$$
(2.1)

Neste caso, a componente 0 da transformação αβ0 é desprezada, já que a dimensão do espaço das tensões apresentadas pelo retificador é dois [7].

Vetor (A B C)	Coordenadas [α β]	Vetor (A B C)	Coordenadas [α β]
$\overrightarrow{\mathrm{V}_{\scriptscriptstyle{0}}}$ (0 0 0)	[0 0]	\overrightarrow{V}_4 (0 1 1)	$\begin{bmatrix} -\sqrt{\frac{2}{3}} & 0 \end{bmatrix}$
\overrightarrow{V}_1 (1 0 0)	$\left[\sqrt{\frac{2}{3}} 0\right]$	\overrightarrow{V}_{5} (0 0 1)	$\left[-\frac{1}{\sqrt{6}} - \frac{\sqrt{2}}{2} \right]$
V ₂ (1 1 0)	$\left[\frac{1}{\sqrt{6}} \frac{\sqrt{2}}{2}\right]$	\overrightarrow{V}_6 (1 0 1)	$\left[\frac{1}{\sqrt{6}} - \frac{\sqrt{2}}{2}\right]$
V ₃ (0 1 0)	$\left[-\frac{1}{\sqrt{6}} \frac{\sqrt{2}}{2} \right]$	$\overrightarrow{V_7}$ (1 1 1)	[0 0]

Tabela 2.2 – Projeções dos vetores nos eixos α e β .

A expressão que caracteriza estes vetores é dada por (2.2).

$$\vec{\mathbf{V}}_{i} = \begin{cases} \sqrt{\frac{2}{3}} \cdot e^{j \cdot \frac{\pi}{3} \cdot (i-1)} & i = 1, \dots 6 \\ 0 & i = 0, 7 \end{cases}$$
 (2.2)

Desta forma, têm-se seis vetores não nulos com o módulo igual a $\sqrt{2/3}$ e dois vetores nulos (com módulo igual a zero).

Estes vetores podem ser visualizados de acordo com a representação espacial no sistema de coordenadas α e β , mostrada na Fig. 2-2, na qual se observa que o ângulo entre os vetores é de 60° e que as extremidades dos vetores são os vértices de um hexágono regular. Desta forma, identificam-se seis setores.




Fig. 2-2 – Representação espacial dos vetores disponíveis.

É importante lembrar que os vetores obtidos estão relacionados aos estágios topológicos do conversor e que as amplitudes destes vetores foram afetadas pela transformação (2.1).

2.2.2. Implementação dos Vetores

Para sintetizar um vetor desejado $\overrightarrow{V_{\text{Sint}}}$, identifica-se em que setor este vetor se situa e utiliza-se os dois vetores não nulos adjacentes a este setor e os vetores nulos $\overrightarrow{V_0}$ (000) e $\overrightarrow{V_7}$ (111). $\overrightarrow{V_{\text{Sint}}}$ é o vetor relacionado com os sinais de comando dos interruptores conectados às fases A, B e C, que permitem a realização de um determinado estado topológico. Este vetor está representado no sistema que sofreu a transformação anterior.

Para o Setor 1 as projeções do vetor $\overline{V_{Sint}}$ nos eixos α e β são mostradas na Fig. 2-3, sendo o vetor resultante obtido pela média ponderada pelos intervalos de aplicação dos vetores não nulos, em relação ao período de comutação T_S (2.3).

$$T_{S} \cdot \overrightarrow{V_{Sint}} = T_{1} \cdot \overrightarrow{V_{1}} + T_{2} \cdot \overrightarrow{V_{2}}$$
 (2.3)

 T_1 representa o intervalo de aplicação do vetor $\overrightarrow{V_1}$, T_2 o intervalo de aplicação do vetor $\overrightarrow{V_2}$ e T_0 a soma dos intervalos de aplicação dos vetores nulos (2.4).

$$T_{S} = T_{0} + T_{1} + T_{2} \tag{2.4}$$




Fig. 2-3 - Projeção de vetores para o setor 1.

A partir da Tabela 2.2 e da figura Fig. 2-3 obtém-se as relações (2.5).

$$T_{S} \cdot \overrightarrow{V_{Sint}} = T_{1} \cdot \sqrt{\frac{2}{3}} \cdot \overrightarrow{u_{\alpha}} + T_{2} \cdot \left(\frac{1}{\sqrt{6}} \cdot \overrightarrow{u_{\alpha}} + \frac{\sqrt{2}}{2} \cdot \overrightarrow{u_{\beta}}\right) = T_{\alpha} \cdot \overrightarrow{u_{\alpha}} + T_{\beta} \cdot \overrightarrow{u_{\beta}}$$

$$(2.5)$$

Igualando-se as componentes de cada coordenada para os dois lados da igualdade, determinam-se os valores de T_1 e T_2 para este setor conforme a expressão (2.6).

$$\begin{cases}
T_1 = \sqrt{\frac{3}{2}} \cdot T_{\alpha} - \frac{1}{\sqrt{2}} \cdot T_{\beta} \\
T_2 = \sqrt{2} \cdot T_{\beta}
\end{cases}$$
(2.6)

O intervalo da aplicação dos vetores nulos é dado por (2.7).

$$T_0 = T_S - (T_1 + T_2) (2.7)$$

Utilizando-se o mesmo procedimento, podem-se encontrar as relações dos intervalos de aplicação dos vetores para outros setores conforme a Tabela 2.3.

Setor 1	$T_1 = \sqrt{\frac{3}{2}} \cdot T_{\alpha} - \frac{1}{\sqrt{2}} \cdot T_{\beta}$	$T_2 = \sqrt{2} \cdot T_{\beta}$
Setor 2	$T_2 = \sqrt{\frac{3}{2}} \cdot T_\alpha + \frac{1}{\sqrt{2}} \cdot T_\beta$	$T_3 = -\sqrt{\frac{3}{2}} \cdot T_\alpha + \frac{1}{\sqrt{2}} \cdot T_\beta$
Setor 3	$T_3 = \sqrt{2} \cdot T_{\beta}$	$T_4 = -\sqrt{\frac{3}{2}} \cdot T_\alpha - \frac{1}{\sqrt{2}} \cdot T_\beta$
Setor 4	$T_4 = -\sqrt{\frac{3}{2}} \cdot T_\alpha + \frac{1}{\sqrt{2}} \cdot T_\beta$	$T_5 = -\sqrt{2} \cdot T_{\beta}$
Setor 5	$T_5 = -\sqrt{\frac{3}{2}} \cdot T_\alpha - \frac{1}{\sqrt{2}} \cdot T_\beta$	$T_6 = \sqrt{\frac{3}{2}} \cdot T_\alpha - \frac{1}{\sqrt{2}} \cdot T_\beta$
Setor 6	$T_6 = -\sqrt{2} \cdot T_{\beta}$	$T_1 = \sqrt{\frac{3}{2}} \cdot T_\alpha + \frac{1}{\sqrt{2}} \cdot T_\beta$

Tabela 2.3 - Intervalos de aplicação dos vetores.

As relações anteriores são válidas para a operação na região linear [43]-[44], delimitada pelo círculo inscrito no hexágono formado pelos seis vetores não nulos.

Para a implementação de uma trajetória circular (equivalente às trajetórias senoidais nos eixos A, B, C) a amplitude máxima de $\overrightarrow{V_{\text{Sint}}}$ é $1/\sqrt{2}$. Isto implica que a menor tensão de saída do retificador é igual a $\sqrt{2}$ vezes o valor de pico da tensão de entrada [43]-[44].

Estas relações correspondem ao fato de que a modulação vetorial permite um melhor aproveitamento do barramento CC, possuindo um índice de modulação mais elevado quando se compara com a modulação PWM senoidal [7] [36].

No caso em que $|\overline{V_{Sint}}| > 1/\sqrt{2}$ têm-se $T_1 + T_2 > T_S$ (ou o equivalente para outros setores) e opera-se na região de sobremodulação, devendo-se utilizar para o Setor 1, as relações (2.8) que consideram a ponderação dos vetores não nulos dentro do período de comutação. Nesta situação, os vetores nulos não são utilizados.

Como consequência, o espectro harmônico dos sinais de saída apresentará componentes harmônicos de baixa ordem [37] [43].

$$T'_{1} = \frac{T_{1}}{T_{1} + T_{2}} \cdot T_{S}$$

$$T'_{2} = \frac{T_{2}}{T_{1} + T_{2}} \cdot T_{S}$$
(2.8)

2.2.3. Seqüência de Vetores

A sequência de distribuição dos vetores determina o número de comutações por período de comutação e está relacionada com os intervalos de aplicação dos vetores, sendo que a distribuição dos vetores caracteriza um determinado tipo de modulação. Esta distribuição permite explorar os benefícios da composição do espectro harmônico dos sinais de saída [7].

A sequência de vetores aplicada foi a sequência convencional, com a utilização dos vetores vizinhos ao setor em que $\overrightarrow{V_{\text{Sint}}}$ se encontra e de uma comutação por braço no período de comutação para obter a alternância de vetores desejada [36]. Neste caso, a distribuição dos vetores é simétrica em relação à metade do período de comutação e no início e fim da cada período os interruptores estão bloqueados.

Assim, a sequência de vetores para o Setor 1 é $\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}$, com os intervalos de aplicação dos vetores mostrados na Tabela 2.4.

Tabela 2.4 – Intervalo de aplicação dos vetores para o setor 1.

Vetor	Seqüência			Duração
	cmd_A	cmd _B	$cmd_{\mathbb{C}}$	
$\overrightarrow{\mathbf{V}}_0$	0	0	0	$T_0/4$
\overrightarrow{V}_1	1	0	0	T ₁ /2
$\overrightarrow{\overline{V}}_2$	1	1	0	T ₂ /2
\overrightarrow{V}_7	1	1	1	T ₀ /2
\overrightarrow{V}_2	1	1	0	T ₂ /2
\overrightarrow{V}_1	1	0	0	T ₁ /2
$\overrightarrow{\overline{\mathbf{V}}}_{0}$	0	0	0	T ₀ /4

Para este conversor, os estados topológicos estão diretamente relacionados com os sinais de comando dos interruptores, ou seja, para a obtenção do vetor \overrightarrow{V}_1 (100) os sinais de comando dos interruptores devem seguir a Tabela 2.5.

Tabela 2.5 - Comandos para obtenção do vetor $\overrightarrow{V_1}$.

S _{A1} – Fechado (<i>ON</i>)	S _{A2} – Aberto (<i>OFF</i>)
S _{B1} – Aberto (<i>OFF</i>)	S _{B2} – Fechado (ON)
S _{C1} – Aberto (<i>OFF</i>)	S _{C2} – Fechado (<i>ON</i>)

A figura Fig. 2-4 mostra os sinais de comando dos interruptores superiores de cada braço para o setor 1, em um período de comutação.




Fig. 2-4 - Sinais de comando dos interruptores para o setor 1, em um período de comutação.

As sequências de vetores para os outros setores são definidas utilizando-se as mesmas considerações utilizadas para o Setor 1, sendo mostradas na Tabela 2.6.

Setor 1	$\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_7}\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}$
Setor 2	$\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_7}\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_0}$
Setor 3	$\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_4}\overrightarrow{V_7}\overrightarrow{V_4}\overrightarrow{V_3}\overrightarrow{V_0}$
Setor 4	$\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_4}\overrightarrow{V_7}\overrightarrow{V_4}\overrightarrow{V_5}\overrightarrow{V_0}$
Setor 5	$\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_6}\overrightarrow{V_7}\overrightarrow{V_6}\overrightarrow{V_5}\overrightarrow{V_0}$
Setor 6	$\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_6}\overrightarrow{V_7}\overrightarrow{V_6}\overrightarrow{V_1}\overrightarrow{V_0}$

Tabela 2.6 – Sequência de vetores para os setores.

Da análise da Fig. 2-4 obtêm-se as relações da expressão (2.9) para os intervalos de aplicação dos sinais de comando dos interruptores S_{A1} , S_{B1} e S_{C1} , sendo os sinais de comando dos interruptores S_{A2} , S_{B2} e S_{C2} , complementares aos respectivos comandos dos interruptores superiores de cada braço.

$$\begin{cases}
T_{A} = \frac{T_{0}}{2} + T_{1} + T_{2} \\
T_{B} = \frac{T_{0}}{2} + T_{2} \\
T_{C} = \frac{T_{0}}{2}
\end{cases} (2.9)$$

Utilizando os resultados da Tabela 2.3, a relação (2.7) e a relação (2.9), determinase as razões cíclicas dos interruptores das fases A, B e C (2.10).

$$\begin{cases}
D_{A} = \frac{1}{2} \cdot \left(1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta} \right) \\
D_{B} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{3}{\sqrt{2}} \cdot D_{\beta} \right) \\
D_{C} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \right)
\end{cases} (2.10)$$

Sendo:

$$D_{\alpha} = \frac{T_{\alpha}}{T_{s}} e D_{\beta} = \frac{T_{\beta}}{T_{s}}.$$

Os intervalos de aplicação dos sinais de comando dos interruptores e as razões cíclicas dos interruptores das fases A, B e C para outros setores estão na Tabela 2.7.

Tabela 2.7 - Intervalos de aplicação dos sinais de comando e razões cíclicas dos interruptores.

Q +	Intervalos de aplicação	Razões cíclicas dos
Setor	dos sinais de comando	Interruptores
	$T_{A} = \frac{T_0}{2} + T_2$	$D_{A} = \frac{1}{2} + \sqrt{\frac{3}{2}} \cdot D_{\alpha}$
Setor 2	$T_{\rm B} = \frac{T_0}{2} + T_2 + T_3$	$D_{\rm B} = \frac{1}{2} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$
	$T_{\rm C} = \frac{T_0}{2}$	$D_{C} = \frac{1}{2} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$
	$T_A = \frac{T_0}{2}$	$D_{A} = \frac{1}{2} \cdot \left(1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \right)$
Setor 3	$T_{\rm B} = \frac{T_0}{2} + T_3 + T_4$	$D_{\rm B} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta} \right)$
	$T_{\rm C} = \frac{T_0}{2} + T_4$	$\mathbf{D}_{\mathrm{C}} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot \mathbf{D}_{\alpha} - \frac{3}{\sqrt{2}} \cdot \mathbf{D}_{\beta} \right)$
	$T_A = \frac{T_0}{2}$	$D_{A} = \frac{1}{2} \cdot \left(1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta} \right)$
Setor 4	$T_{\rm B} = \frac{T_0}{2} + T_4$	$D_{\rm B} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{3}{\sqrt{2}} \cdot D_{\beta} \right)$
	$T_{\rm C} = \frac{T_0}{2} + T_4 + T_5$	$D_{C} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \right)$
	$T_A = \frac{T_0}{2} + T_6$	$D_{A} = \frac{1}{2} + \sqrt{\frac{3}{2}} \cdot D_{\alpha}$
Setor 5	$T_{\rm B} = \frac{T_{\rm 0}}{2}$	$D_{\rm B} = \frac{1}{2} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$
	$T_{\rm C} = \frac{T_0}{2} + T_5 + T_6$	$D_{C} = \frac{1}{2} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$
	$T_{A} = \frac{T_{0}}{2} + T_{6} + T_{1}$	$D_{A} = \frac{1}{2} \cdot \left(1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \right)$
Setor 6	$T_{\rm B} = \frac{T_{\rm o}}{2}$	$D_{\rm B} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta} \right)$
	$T_{\rm C} = \frac{T_0}{2} + T_6$	$D_{C} = \frac{1}{2} \cdot \left(1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{3}{\sqrt{2}} \cdot D_{\beta} \right)$

As razões cíclicas dos eixos α e β são definidas a partir da estrutura de controle vetorial que será apresentada na próxima seção.

A Fig. 2-5 mostra a razão cíclica para a fase A em um período de rede para um índice de modulação [43] de 0,3. Para as outras fases, as razões cíclicas têm o mesmo formato e estão defasadas de $\pm 120^{\circ}$.




Fig. 2-5 – Razão cíclica para a fase A.

Pela análise da Fig. 2-5 verifica-se a simetria deste sinal em relação ao valor 0,5. Isto implica em uma distribuição simétrica de correntes e de perdas entre os interruptores superiores e inferiores de cada braço.

A Tabela 2.8 mostra a evolução dos sinais de comando em um período de comutação para cada um dos setores, quando se utiliza a modulação vetorial com o equacionamento mostrado anteriormente.

Observa-se que a transição de um vetor para outro é obtida com a comutação de apenas um braço e que cada interruptor é comandado a conduzir e a bloquear apenas uma vez em cada período de comutação. Desta forma, o número de comutações dos interruptores para a implementação destes vetores é mínimo.

Verifica-se também que a distribuição dos sinais de comando e dos vetores é simétrica em relação à metade do período de comutação e que no início e no fim da cada período os interruptores estão bloqueados.

Setor 1 Setor 2 Setor 3 Setor 4 Setor 5 Setor 6 \bar{V}_3 (0 1 0) $(1\ 1\ 0)_{\vec{v}}$ $(1\ 1\ 0)_{\vec{V}_2}$ V₁ (0 1 0) _{V₃} (0 1 0) (110) _v (1 1 0) _V, $(1\ 1\ 0)_{\vec{V}}$ \bar{v} , (0 1 0) \bar{V}_3 (0 1 0) \vec{V}_3 (0 1 0) (0 1 1) (100) (0 1 1) (100) (0 1 1) (1 0 1) V₆ V₅ (0 0 1) Vs (0 0 1) (1 0 1) V₆ (1 0 1) V₆ (101) V₆

Tabela 2.8 - Evolução dos sinais de comando em cada um dos setores.

A definição dos setores é influenciada pela transformação definida em (2.1) e pela sequência de fases utilizada. Quando $\overrightarrow{V_{\text{Sint}}} = k \cdot \overrightarrow{V_{\text{I}}}$ ocorre a transição entre o Setor 1 e o Setor 6. Neste caso, a componente fundamental da tensão V_{AN} tem seu valor máximo positivo e sua posição angular é $\omega \cdot t = \pi/2$.

Estendendo esta análise para as transições entre os outros setores, chega-se ao resultado mostrado na Fig. 2-6 para a definição dos setores.




Fig. 2-6 – Definição dos setores.

Dentro de um determinado setor, o sinal de comando do interruptor do braço conectado a fase mais positiva, possui maior largura e o sinal de comando do interruptor do braço conectado a fase mais negativa, possui menor largura.

Quando ocorre a transição entre setores, a característica de maior largura do sinal de comando ou de menor largura do sinal de comando é mantida em uma das fases e as características de largura do sinal de comando das outras duas fases são permutadas.

Para a determinação dos setores utilizam-se os planos de separação dos setores definidos em (2.11) e os planos limites de cada setor, apresentados na Tabela 2.9 [7].

$$PS_1 :: u_{\beta} + \sqrt{3} \cdot u_{\alpha} = 0, PS_2 :: u_{\beta} - \sqrt{3} \cdot u_{\alpha} = 0 e PS_3 :: u_{\beta} = 0$$

$$(2.11)$$

Tabela 2.9 – Planos limites dos setores.

Setor 1	$PL_1 :: u_{\beta} + \sqrt{3} \cdot u_{\alpha} - \sqrt{2} = 0$
Setor 2	$PL_2 :: u_{\beta} - \sqrt{2}/2 = 0$
Setor 3	$PL_3 :: u_{\beta} - \sqrt{3} \cdot u_{\alpha} - \sqrt{2} = 0$
Setor 4	$PL_4 :: u_\beta + \sqrt{3} \cdot u_\alpha + \sqrt{2} = 0$
Setor 5	$PL_5 :: u_{\beta} + \sqrt{2}/2 = 0$
Setor 6	$PL_6 :: u_\beta - \sqrt{3} \cdot u_\alpha + \sqrt{2} = 0$

Na literatura, outras seqüências de distribuição dos vetores possíveis são apresentadas, caracterizando outras formas de modulação [37].

A estratégia utilizada é definida como modulação contínua, na qual o fator definido por (2.12) é igual a 0,5. Com isso, os intervalos de aplicação dos vetores nulos $\overrightarrow{V_0}$ e $\overrightarrow{V_7}$ são iguais, implicando na simetria dos sinais de comando dos interruptores de um mesmo braço.

$$\mu = \frac{T_{00}}{T_{00} + T_{07}} \tag{2.12}$$

Sendo T_{00} o intervalo de aplicação do vetor $\overrightarrow{V_0}$ e T_{07} é o intervalo de aplicação do vetor $\overrightarrow{V_7}$. Quando μ assume valores entre zero e a unidade tem-se a modulação contínua e quando em determinados setores μ assume os valores extremos (0 ou 1), têm-se a modulação descontínua.

2.3. Controle Vetorial

É uma técnica empregada para o controle de motores de corrente alternada em que os controladores ao invés de atuarem sobre variáveis reais do sistema (correntes e tensões das fases A, B, e C), atuam sobre variáveis fictícias associadas às variáveis reais de um sistema trifásico.

O sistema original com referencial estático é afetado de uma transformação em que o sistema passa a ser caracterizado por duas variáveis em um referencial girante. Desta forma, o motor trifásico de corrente alternada pode ser controlado de forma semelhante ao motor de corrente contínua com excitação independente [8] [45].

Esta mudança de variáveis permite reduzir o sistema de equações, diminuindo a complexidade das equações diferenciais características do sistema, facilitando a modelagem do mesmo [46].

Esta estratégia também é empregada em retificadores PWM trifásicos, como em [47] que se considera uma correspondência entre o conjunto motor mais inversor e o retificador PWM trifásico.

Entre outras vantagens, esta técnica permite reduzir o número de controladores e facilita a análise de equilíbrios do sistema; os equilíbrios passam a ser caracterizados por pontos de operação ao invés de trajetórias fechadas (ciclos limites estáveis).

Para utilização desta técnica de controle é necessário ter uma representação do sistema original através da sua modelagem no sistema transformado. Neste trabalho utilizase como referência a modelagem apresentada por Borgonovo [27].

Esta forma de representação pode ser utilizada em conjunto com a modulação vetorial, pois ambas utilizam a mesma transformação. Entretanto, este controle pode ser utilizado com outras técnicas de modulação, inclusive com a modulação PWM senoidal através da aplicação da transformação inversa das variáveis dq0 para a o sistema ABC [48].

2.3.1. Modelagem do Retificador Trifásico Bidirecional Empregando a Transformação de Park

a) Obtenção do Modelo do Conversor Visto a Partir da Entrada (CA)

Sejam as tensões de fase para um sistema trifásico com alimentação senoidal e equilibrada (2.13).

$$\begin{cases} v_{A}(t) = V_{p} \cdot \operatorname{sen}(\omega \cdot t) \\ v_{B}(t) = V_{p} \cdot \operatorname{sen}(\omega \cdot t + 120^{\circ}) \\ v_{C}(t) = V_{p} \cdot \operatorname{sen}(\omega \cdot t - 120^{\circ}) \end{cases}$$
(2.13)

Realiza-se uma mudança de referencial atrasando de 90° o eixo do sistema de referência [49]. Esse deslocamento de eixo permite que o vetor resultante, após a

transformação, fique em fase com o eixo direto do novo sistema de coordenadas dq0. A Fig. 2-7 apresenta o diagrama fasorial com esta mudança de referência.




Fig. 2-7- Representação fasorial das tensões de fase e o referencial deslocado de 90°.

Desta forma, têm-se as tensões de fase para o sistema com novo referencial (2.14).

$$\begin{cases} v_{A}(t) = V_{P} \cdot \text{sen}(\omega \cdot t + 90^{\circ}) \\ v_{B}(t) = V_{P} \cdot \text{sen}(\omega \cdot t + 210^{\circ}) \\ v_{C}(t) = V_{P} \cdot \text{sen}(\omega \cdot t - 30^{\circ}) \end{cases}$$

$$(2.14)$$

O conversor CA-CC bidirecional será representado através da estrutura da Fig. 2-8, sendo realizadas algumas simplificações para facilitar sua análise sem perda de generalidade.




Fig. 2-8 - Circuito simplificado do conversor CA-CC trifásico.

R_{SE} é a resistência equivalente em série com cada fase. A estrutura de comutação genérica possui três entradas (A, B e C) e duas saídas (P e N).

Esta estrutura é composta por três interruptores ideais que através de sinais de comando apropriados possibilitam a obtenção dos estados topológicos relacionados com as diferenças de potencial apresentadas na Tabela 2.1.

Com base no circuito apresentado na Fig. 2-8, pode-se observar que quando o interruptor S_A está na posição X_A tem-se $v_{SA}(t) = + V_O/2$ e quando S_A está na posição Y_A tem-se $v_{SA}(t) = -V_O/2$. Desta forma, são definidas as razões cíclicas dos interruptores S_A , S_B e S_C conforme a expressão (2.15).

$$\begin{cases}
D_{A}(t) = 1 \Rightarrow S_{A} \rightarrow X_{A} \Rightarrow v_{RA}(t) = +\frac{V_{O}}{2} \\
D_{A}(t) = 0 \Rightarrow S_{A} \rightarrow Y_{A} \Rightarrow v_{RA}(t) = -\frac{V_{O}}{2} \\
D_{B}(t) = 1 \Rightarrow S_{B} \rightarrow X_{B} \Rightarrow v_{RB}(t) = +\frac{V_{O}}{2} \\
D_{B}(t) = 0 \Rightarrow S_{B} \rightarrow Y_{B} \Rightarrow v_{RB}(t) = -\frac{V_{O}}{2} \\
D_{C}(t) = 1 \Rightarrow S_{C} \rightarrow X_{C} \Rightarrow v_{RC}(t) = +\frac{V_{O}}{2} \\
D_{C}(t) = 0 \Rightarrow S_{C} \rightarrow Y_{C} \Rightarrow v_{RC}(t) = -\frac{V_{O}}{2}
\end{cases}$$
The depending of the definition of the control of the depth of the

Para o retificador trifásico bidirecional, os estados topológicos do conversor independem dos sentidos das correntes de entrada de forma que as relações entre os comandos para obtenção dos estados topológicos da estrutura da Fig. 2-1 e da estrutura da Fig. 2-8 são mostradas na Tabela 2.10.

Tabela 2.10 - Relações entre os comandos da estrutura da Fig. 2-1 e da estrutura da Fig. 2-	Tabela 2 10	- Relações	entre os con	nandos da estr	utura da Fig 🤈	2-1 e da estri	utura da Fig. 2-8
---	-------------	------------	--------------	----------------	----------------	----------------	-------------------

	Estrutura da Fig. 2-1	Estrutura da Fig. 2-8
	S _{A1} – Fechado (ON)	$D_{A}(t)=1$
S_{A}	S_{A2} – Aberto (<i>OFF</i>) S_{A1} – Aberto (<i>OFF</i>)	D (4) 0
	S _{A2} – Fechado (<i>ON</i>)	$D_{A}(t) = 0$
	S_{B1} – Fechado (ON)	$D_{\rm B}(t) = 1$
S_{B}	S_{B2} – Aberto (<i>OFF</i>) S_{B1} – Aberto (<i>OFF</i>)	D (1) 0
	S_{B2} – Fechado (ON)	$D_{B}(t) = 0$
	S_{C1} – Fechado (ON)	$D_{c}(t)=1$
S_{C}	S _{C2} – Aberto (<i>OFF</i>)	C()
	S_{C1} – Aberto (<i>OFF</i>)	$D_{C}(t) = 0$
	S_{C2} – Fechado (<i>ON</i>)	- ()

Em conformidade com as definições apresentadas na equação (2.15) é possível descrever as tensões v_{RA} , v_{RB} e v_{RC} em função da razão cíclica conforme apresentado na (2.16).

$$\begin{cases} v_{RA}(t) = \frac{V_{O}}{2} \cdot (2 \cdot D_{A}(t) - 1) = V_{O} \cdot \left(D_{A}(t) - \frac{1}{2}\right) \\ v_{RB}(t) = \frac{V_{O}}{2} \cdot (2 \cdot D_{B}(t) - 1) = V_{O} \cdot \left(D_{B}(t) - \frac{1}{2}\right) \\ v_{RC}(t) = \frac{V_{O}}{2} \cdot (2 \cdot D_{C}(t) - 1) = V_{O} \cdot \left(D_{C}(t) - \frac{1}{2}\right) \end{cases}$$
(2.16)

A Fig. 2-9 representa o circuito equivalente para valores médios instantâneos do conversor CA-CC trifásico.




Fig. 2-9 - Circuito equivalente do conversor CA-CC trifásico.

Em um sistema equilibrado $(v_A(t) + v_B(t) + v_C(t) = 0)$ sem neutro $(i_A(t) + i_B(t) + i_C(t) = 0)$, considerando tensões e correntes em fase $(v_{LA}(t) + v_{LB}(t) + v_{LC}(t) = 0)$ tem-se que os valores médios instantâneos das tensões apresentadas pelo retificador também serão equilibrados $(v_{RA}(t) + v_{RB}(t) + v_{RC}(t) = 0)$.

Com isso, pela análise do circuito da Fig. 2-9 chega-se à expressão (2.17).

$$v_{A}(t) - v_{B}(t) - L \cdot \frac{di_{A}(t)}{dt} + L \cdot \frac{di_{B}(t)}{dt} - R_{SE} \cdot i_{A}(t) + R_{SE} \cdot i_{B}(t) - v_{RA}(t) + v_{RB}(t) = 0$$
 (2.17)

Seja a expressão (2.18).

$$\begin{cases} v_{B}(t) = -v_{A}(t) - v_{C}(t) \\ i_{B}(t) = -i_{A}(t) - i_{C}(t) \\ v_{RB}(t) = -v_{RA}(t) - v_{RC}(t) \end{cases}$$
(2.18)

Substituindo (2.18) em (2.17) chega-se a (2.19).

$$2 \cdot v_{A}(t) + v_{C}(t) - 2 \cdot L \cdot \frac{di_{A}(t)}{dt} - L \cdot \frac{di_{C}(t)}{dt} - 2 \cdot R_{SE} \cdot i_{A}(t) - R_{SE} \cdot i_{C}(t) - 2 \cdot v_{RA}(t) - v_{RC}(t) = 0$$
 (2.19)

Sabendo-se que:

$$v_{C}(t) - L \cdot \frac{di_{C}(t)}{dt} - R_{SE} \cdot i_{C}(t) - v_{RC}(t) = v_{A}(t) - L \cdot \frac{di_{A}(t)}{dt} - R_{SE} \cdot i_{A}(t) - v_{RA}(t)$$
 (2.20)

De (2.19) chega-se a (2.21).

$$3 \cdot v_{A}(t) - 3 \cdot L \cdot \frac{di_{A}(t)}{dt} - 3 \cdot R_{SE} \cdot i_{A}(t) - 3 \cdot v_{RA}(t) = 0$$
 (2.21)

Estendendo este resultado para outras fases têm-se (2.22).

$$\begin{cases} v_{A}(t) = L \cdot \frac{di_{A}(t)}{dt} + R_{SE} \cdot i_{A}(t) + v_{RA}(t) \\ v_{B}(t) = L \cdot \frac{di_{B}(t)}{dt} + R_{SE} \cdot i_{B}(t) + v_{RB}(t) \\ v_{C}(t) = L \cdot \frac{di_{C}(t)}{dt} + R_{SE} \cdot i_{C}(t) + v_{RC}(t) \end{cases}$$
(2.22)

Substituindo (2.16) em (2.22) obtêm-se (2.23).

$$\begin{cases} v_{A}(t) = L \cdot \frac{di_{A}(t)}{dt} + R_{SE} \cdot i_{A}(t) + V_{O} \cdot \left(D_{A}(t) - \frac{1}{2}\right) \\ v_{B}(t) = L \cdot \frac{di_{B}(t)}{dt} + R_{SE} \cdot i_{B}(t) + V_{O} \cdot \left(D_{B}(t) - \frac{1}{2}\right) \\ v_{C}(t) = L \cdot \frac{di_{C}(t)}{dt} + R_{SE} \cdot i_{C}(t) + V_{O} \cdot \left(D_{C}(t) - \frac{1}{2}\right) \end{cases}$$
(2.23)

Definindo os seguintes vetores:

$$\vec{V}_{ABC} = \begin{bmatrix} v_A(t) \\ v_B(t) \\ v_C(t) \end{bmatrix}; \ \vec{I}_{ABC} = \begin{bmatrix} i_A(t) \\ i_B(t) \\ i_C(t) \end{bmatrix}; \ \vec{D}_{ABC} = \begin{bmatrix} D_A(t) \\ D_B(t) \\ D_C(t) \end{bmatrix}; \ \vec{V}_O = \begin{bmatrix} V_O \\ V_O \\ V_O \end{bmatrix}.$$
(2.24)

Através destas definições de vetores pode-se obter a expressão (2.23) na forma vetorial conforme apresentado em (2.25).

$$\vec{\mathbf{V}}_{ABC} = \mathbf{L} \cdot \frac{d\vec{\mathbf{I}}_{ABC}}{dt} + \mathbf{R}_{SE} \cdot \vec{\mathbf{I}}_{ABC} + \mathbf{V}_{O} \cdot \vec{\mathbf{D}}_{ABC} - \frac{1}{2} \cdot \vec{\mathbf{V}}_{O}$$
(2.25)

A matriz de transformação $\vec{B}^{-1}(2.27)$ é fruto do produto da transformada de Park (2.26) pela transformada $\alpha\beta0$ (2.1). A transformada $\alpha\beta0$ é utilizada para representar um sistema trifásico através de um sistema bifásico e a transformada de Park sobre um sistema de coordenada estático, coloca-o na mesma velocidade do campo girante, fazendo com que o sistema girante fique estático em relação a este novo referencial [38].

$$\overrightarrow{\mathbf{M}}_{dq} = \begin{bmatrix} 1 & 0 & 0 \\ 0 & \cos(\omega \cdot t) & -\sin(\omega \cdot t) \\ 0 & \sin(\omega \cdot t) & \cos(\omega \cdot t) \end{bmatrix}$$
(2.26)

$$\vec{\mathbf{B}}^{-1} = \vec{\mathbf{M}}_{dq} \cdot \vec{\mathbf{M}}_{\alpha\beta} = \sqrt{\frac{2}{3}} \cdot \begin{bmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} \\ \cos(\omega \cdot t) & \cos(\omega \cdot t + 120^{\circ}) & \cos(\omega \cdot t - 120^{\circ}) \\ \sin(\omega \cdot t) & \sin(\omega \cdot t + 120^{\circ}) & \sin(\omega \cdot t - 120^{\circ}) \end{bmatrix}$$
(2.27)

Para garantir que a potência seja invariante [38], a transformação deve ser ortogonal. Desta forma, a transformada inversa de (2.27) é sua transposta conforme (2.28).

$$\vec{\mathbf{B}} = \vec{\mathbf{B}}^{-1T} = \sqrt{\frac{2}{3}} \cdot \begin{bmatrix} \frac{1}{\sqrt{2}} & \cos(\omega \cdot t) & \sin(\omega \cdot t) \\ \frac{1}{\sqrt{2}} & \cos(\omega \cdot t + 120^{\circ}) & \sin(\omega \cdot t + 120^{\circ}) \\ \frac{1}{\sqrt{2}} & \cos(\omega \cdot t - 120^{\circ}) & \sin(\omega \cdot t - 120^{\circ}) \end{bmatrix}$$
(2.28)

A transformação aplicada aos vetores tensão, corrente e razão cíclica é definida por (2.29).

$$\vec{\mathbf{V}}_{ABC} = \vec{\mathbf{B}} \cdot \vec{\mathbf{V}}_{dq0}; \ \vec{\mathbf{I}}_{ABC} = \vec{\mathbf{B}} \cdot \vec{\mathbf{I}}_{dq0}; \ \vec{\mathbf{D}}_{ABC} = \vec{\mathbf{B}} \cdot \vec{\mathbf{D}}_{dq0}$$
 (2.29)

Assim, aplicando esta transformação na expressão (2.25) obtém-se (2.30).

$$\overrightarrow{\mathbf{V}}_{dq0} = \mathbf{L} \cdot \frac{d\overrightarrow{\mathbf{I}}_{dq0}}{dt} + \mathbf{L} \cdot \overrightarrow{\mathbf{B}}^{-1} \cdot \left[\frac{d\overrightarrow{\mathbf{B}}}{dt} \right] \cdot \overrightarrow{\mathbf{I}}_{dq0} + \mathbf{R}_{SE} \cdot \overrightarrow{\mathbf{I}}_{dq0} + \mathbf{V}_{O} \cdot \overrightarrow{\mathbf{D}}_{dq0} - \frac{1}{2} \cdot \overrightarrow{\mathbf{B}}^{-1} \cdot \overrightarrow{\mathbf{V}}_{O}$$
(2.30)

Efetuando o produto das matrizes \vec{B}^{-1} e $\left[\frac{d\vec{B}}{dt}\right]$, chega-se a (2.31).

$$\vec{B}^{-1} \cdot \left[\frac{d\vec{B}}{dt} \right] = \omega \cdot \begin{vmatrix} 0 & 0 & 0 \\ 0 & 0 & 1 \\ 0 & -1 & 0 \end{vmatrix}$$
 (2.31)

Substituindo (2.31) em (2.30) obtém-se (2.32).

$$\begin{bmatrix} V_{0}(t) \\ V_{d}(t) \\ V_{q}(t) \end{bmatrix} = L \cdot \begin{bmatrix} \frac{dI_{0}(t)}{dt} \\ \frac{dI_{d}(t)}{dt} \\ \frac{dI_{q}(t)}{dt} \end{bmatrix} + L \cdot \omega \cdot \begin{bmatrix} 0 \\ I_{q}(t) \\ -I_{d}(t) \end{bmatrix} + R_{SE} \cdot \begin{bmatrix} I_{0}(t) \\ I_{d}(t) \\ I_{q}(t) \end{bmatrix} + V_{O} \cdot \begin{bmatrix} D_{0}(t) \\ D_{d}(t) \\ D_{q}(t) \end{bmatrix} - V_{O} \cdot \begin{bmatrix} \frac{\sqrt{3}}{2} \\ 0 \\ 0 \end{bmatrix}$$
(2.32)

Aplicando esta transformação às tensões de entrada, obtém-se (2.33).

$$\vec{\mathbf{V}}_{dq0} = \vec{\mathbf{B}}^{-1} \cdot \vec{\mathbf{V}}_{ABC} = \begin{bmatrix} V_0(t) \\ V_d(t) \\ V_q(t) \end{bmatrix} = \begin{bmatrix} 0 \\ \sqrt{\frac{3}{2}} \cdot V_P \\ 0 \end{bmatrix}$$
(2.33)

Substituindo (2.33) em (2.32) obtém-se as expressões (2.34) para o conversor em variáveis dq0.

$$\begin{cases} 0 = L \cdot \frac{dI_{0}(t)}{dt} + R_{SE} \cdot I_{0}(t) + V_{O} \cdot D_{0}(t) - \frac{\sqrt{3}}{2} \cdot V_{O} \\ \sqrt{\frac{3}{2}} \cdot V_{P} = L \cdot \frac{dI_{d}(t)}{dt} + L \cdot \omega \cdot I_{q}(t) + R_{SE} \cdot I_{d}(t) + V_{O} \cdot D_{d}(t) \\ 0 = L \cdot \frac{dI_{q}(t)}{dt} - L \cdot \omega \cdot I_{d}(t) + R_{SE} \cdot I_{q}(t) + V_{O} \cdot D_{q}(t) \end{cases}$$
(2.34)

Os circuitos equivalentes que descrevem as sequências 0, d e q são apresentados na Fig. 2-10.




Fig. 2-10 - Circuitos equivalentes nas seqüências 0, d e q.

Para as correntes do ponto de operação do conversor $I_0=0$, I_d e I_q determinam-se as razões cíclicas do ponto de operação D_d , D_q , e D_0 , conforme (2.35).

$$\begin{cases} D_{0} = \frac{\sqrt{3}}{2} \\ D_{d} = \sqrt{\frac{3}{2}} \cdot \frac{V_{P}}{V_{O}} - \frac{L \cdot \omega \cdot I_{q}}{V_{O}} - \frac{R_{SE} \cdot I_{d}}{V_{O}} \\ D_{q} = \frac{L \cdot \omega \cdot I_{d}}{V_{O}} - \frac{R_{SE} \cdot I_{q}}{V_{O}} \end{cases}$$

$$(2.35)$$

As potências ativa e reativa do conversor podem ser calculadas no sistema dq0 pela expressão (2.36) .

$$\begin{cases}
P_{IN} = V_d \cdot I_d - V_q \cdot I_q \\
Q_{IN} = -V_q \cdot I_d + V_d \cdot I_q
\end{cases}$$
(2.36)

Como $V_q = 0$, $V_d = \sqrt{\frac{3}{2}} \cdot V_P \ e \ P_{IN} = \frac{P_O}{\eta}$, chega-se a (2.37):

$$\begin{cases} D_{0} = \frac{\sqrt{3}}{2} \\ D_{d} = \sqrt{\frac{3}{2} \cdot \frac{V_{P}}{V_{O}}} + \sqrt{\frac{2}{3} \cdot \frac{L \cdot \omega \cdot Q_{IN}}{V_{P} \cdot V_{O}}} - \sqrt{\frac{2}{3} \cdot \frac{R_{SE} \cdot P_{O}}{\eta \cdot V_{P} \cdot V_{O}}} \\ D_{q} = \sqrt{\frac{2}{3} \cdot \frac{L \cdot \omega \cdot P_{O}}{\eta \cdot V_{P} \cdot V_{O}}} + \sqrt{\frac{2}{3} \cdot \frac{R_{SE} \cdot Q_{IN}}{V_{P} \cdot V_{O}}} \end{cases}$$
(2.37)

Sendo $I_0=0$, as equações dinâmicas do conversor são dadas por (2.38).

$$\begin{cases}
L \cdot \frac{dI_{d}(t)}{dt} = \sqrt{\frac{3}{2}} \cdot V_{p} - L \cdot \omega \cdot I_{q}(t) - R_{SE} \cdot I_{d}(t) - V_{O} \cdot D_{d}(t) \\
L \cdot \frac{dI_{q}(t)}{dt} = L \cdot \omega \cdot I_{d}(t) - R_{SE} \cdot I_{q}(t) - V_{O} \cdot D_{q}(t)
\end{cases}$$
(2.38)

A Fig. 2-11 representa o diagrama de blocos do conversor CA-CC trifásico bidirecional em componentes dq0, no qual as variáveis de entrada são os sinais de controle D_d e D_q .




Fig. 2-11 - Diagrama de blocos do conversor CA-CC trifásico bidirecional em componentes dq0.

Através da Fig. 2-11 é possível observar o acoplamento existente entre as variáveis I_d , I_q , D_d e D_q . Definem-se então as variáveis auxiliares D_d '(t) e D_q '(t) para desacoplar as variáveis de eixo direto e de quadratura (2.39) [50].

$$\begin{cases}
D_{d}'(t) = D_{d}(t) + \frac{L \cdot \omega}{V_{O}} \cdot I_{q}(t) \\
D_{q}'(t) = D_{q}(t) - \frac{L \cdot \omega}{V_{O}} \cdot I_{d}(t)
\end{cases}$$
(2.39)

Substituindo (2.39) em (2.38) obtém-se (2.40).

$$\begin{cases} L \cdot \frac{dI_{d}(t)}{dt} = \sqrt{\frac{3}{2}} \cdot V_{p} - L \cdot \omega \cdot I_{q}(t) - R_{SE} \cdot I_{d}(t) - V_{O} \cdot D'_{d}(t) + L \cdot \omega \cdot I_{q}(t) \\ L \cdot \frac{dI_{q}(t)}{dt} = L \cdot \omega \cdot I_{d}(t) - R_{SE} \cdot I_{q}(t) - V_{O} \cdot D'_{q}(t) - L \cdot \omega \cdot I_{d}(t) \end{cases}$$

$$(2.40)$$

Realizando as devidas simplificações chega-se a (2.41).

$$\begin{cases}
L \cdot \frac{dI_{d}(t)}{dt} = \sqrt{\frac{3}{2}} \cdot V_{p} - R_{SE} \cdot I_{d}(t) - V_{O} \cdot D'_{d}(t) \\
L \cdot \frac{dI_{q}(t)}{dt} = -R_{SE} \cdot I_{q}(t) - V_{O} \cdot D'_{q}(t)
\end{cases}$$
(2.41)

Adicionando-se pequenas perturbações em torno do ponto de operação obtêm-se as seguintes equações (2.42).

$$\begin{cases} D_{d}'(t) = D_{d}' + \tilde{d}_{d}'(t) \\ D_{q}'(t) = D_{q}' + \tilde{d}_{q}'(t) \\ I_{d}(t) = I_{d} + \tilde{i}_{d}(t) \\ I_{q}(t) = I_{q} + \tilde{i}_{q}(t) \end{cases}$$
(2.42)

Substituindo (2.42) em (2.41) obtém-se (2.43).

$$\begin{cases} \sqrt{\frac{3}{2}} \cdot V_{p} = L \cdot \frac{d\left[I_{d}(t) + \tilde{i}_{d}(t)\right]}{dt} + R_{SE} \cdot \left[I_{d}(t) + \tilde{i}_{d}(t)\right] + V_{O} \cdot \left[D_{d}'(t) + \tilde{d}_{d}'(t)\right] \\ 0 = L \cdot \frac{d\left[I_{q}(t) + \tilde{i}_{q}(t)\right]}{dt} + R_{SE} \cdot \left[I_{q}(t) + \tilde{i}_{q}(t)\right] + V_{O} \cdot \left[D_{q}'(t) + \tilde{d}_{q}'(t)\right] \end{cases}$$

$$(2.43)$$

Subtraindo-se (2.41) de (2.43) e aplicando a transformada de Laplace, obtêm-se as expressões que mostram as funções de transferência para o projeto dos controladores de corrente com o sistema desacoplado.

$$\begin{cases} \frac{\tilde{i}_{d}(s)}{\tilde{d}_{d}'(s)} = -\frac{V_{O}}{L \cdot s + R_{SE}} \\ \frac{\tilde{i}_{q}(s)}{\tilde{d}_{q}'(s)} = -\frac{V_{O}}{L \cdot s + R_{SE}} \end{cases}$$
(2.44)

Nos casos em que os ganhos de amostragem (K_{sh}) de corrente e a amplitude da onda triangular (V_T) são diferentes de um, o ganho de desacoplamento passa a ser:

$$K_{\text{Desacopl}} = \frac{V_{\text{T}}}{K_{\text{sh}}} \cdot \frac{\omega \cdot L}{V_{\text{O}}}$$
 (2.45)

b) Obtenção do Modelo do Conversor Visto a Partir da Saída (CC)

O desenvolvimento para a determinação da função de transferência da característica de saída do conversor é realizado a partir das equações do balanço das potências processadas pelo mesmo.

Considerando as expressões dos valores médios instantâneos de energia em um indutor e um capacitor, apresentadas em (2.46), determinam-se as funções de potência para estes elementos conforme (2.47).

$$E_{L}(t) = \frac{1}{2} \cdot L \cdot [i_{L}(t)]^{2}, E_{C}(t) = \frac{1}{2} \cdot C \cdot [v_{C}(t)]^{2}$$
 (2.46)

$$P_{L}(t) = \frac{1}{2} \cdot L \cdot \frac{d[i_{L}(t)]^{2}}{dt} , P_{C}(t) = \frac{1}{2} \cdot C \cdot \frac{d[v_{C}(t)]^{2}}{dt}$$
 (2.47)

A potência entregue pela fonte é igual ao somatório das potências nos indutores, nas resistências em série, no capacitor de saída e no resistor de carga.

$$v_{A}(t) \cdot i_{A}(t) + v_{B}(t) \cdot i_{B}(t) + v_{C}(t) \cdot i_{C}(t) = \frac{1}{2} \cdot L \cdot \frac{d[i_{A}(t)]^{2}}{dt} + \frac{1}{2} \cdot L \cdot \frac{d[i_{B}(t)]^{2}}{dt} + \frac{1}{2} \cdot L \cdot \frac{d[i_{C}(t)]^{2}}{dt} + R_{SE} \cdot [i_{A}(t)]^{2} + R_{SE} \cdot [i_{C}(t)]^{2} + \frac{1}{2} \cdot C_{O} \cdot \frac{d[v_{O}(t)]^{2}}{dt} + \frac{[v_{O}(t)]^{2}}{R_{O}}$$

$$(2.48)$$

Utilizando-se as definições de vetores de (2.24), a equação (2.48) pode ser reescrita como (2.49).

$$\vec{\mathbf{V}}_{ABC}^{T} \cdot \vec{\mathbf{I}}_{ABC} = \frac{1}{2} \cdot \mathbf{L} \cdot \frac{d(\vec{\mathbf{I}}_{ABC}^{T} \cdot \vec{\mathbf{I}}_{ABC})}{dt} + \mathbf{R}_{SE} \cdot \vec{\mathbf{I}}_{ABC}^{T} \cdot \vec{\mathbf{I}}_{ABC} + \frac{1}{2} \cdot \mathbf{C}_{O} \cdot \frac{d(\mathbf{v}_{O}(t))^{2}}{dt} + \frac{(\mathbf{v}_{O}(t))^{2}}{\mathbf{R}_{O}}$$
(2.49)

Define-se o vetor de transformação para a componente de eixo direto a partir da matriz \vec{B}^{-1} , conforme (2.50).

$$\vec{X}_{D} = \sqrt{\frac{2}{3}} \cdot \begin{bmatrix} \cos(\omega \cdot t) \\ \cos(\omega \cdot t + 120^{\circ}) \\ \cos(\omega \cdot t - 120^{\circ} \end{bmatrix}$$
(2.50)

Como $\overrightarrow{X}_D^T \cdot \overrightarrow{X}_D = 1$, pode-se multiplicar alguns termos de (2.49) sem que o resultado da expressão seja alterado (2.51).

$$\vec{X}_{D}^{T} \cdot \vec{X}_{D} \cdot \vec{V}_{ABC}^{T} \cdot \vec{I}_{ABC} = \frac{1}{2} \cdot L \cdot \frac{d\left(\vec{X}_{D}^{T} \cdot \vec{X}_{D} \cdot \vec{I}_{ABC}^{T} \cdot \vec{I}_{ABC}\right)}{dt} + R_{SE} \cdot \vec{X}_{D}^{T} \cdot \vec{X}_{D} \cdot \vec{I}_{ABC}^{T} \cdot \vec{I}_{ABC}$$

$$+ \frac{1}{2} \cdot C_{O} \cdot \frac{d\left[v_{O}(t)\right]^{2}}{dt} + \frac{\left[v_{O}(t)\right]^{2}}{R_{O}}$$
(2.51)

Utilizado a propriedade para multiplicação de vetores $\vec{x} \cdot \vec{y}^T = \vec{y} \cdot \vec{x}^T$ [51] têm-se (2.52).

$$\vec{X}_{D}^{T} \cdot \vec{V}_{ABC} \cdot \vec{X}_{D}^{T} \cdot \vec{I}_{ABC} = \frac{1}{2} \cdot L \cdot \frac{d\left(\vec{X}_{D}^{T} \cdot \vec{I}_{ABC} \cdot \vec{X}_{D}^{T} \cdot \vec{I}_{ABC}\right)}{dt} + R_{SE} \cdot \vec{X}_{D}^{T} \cdot \vec{I}_{ABC} \cdot \vec{X}_{D}^{T} \cdot \vec{I}_{ABC}$$

$$+ \frac{1}{2} \cdot C_{O} \cdot \frac{d\left[v_{O}(t)\right]^{2}}{dt} + \frac{\left[v_{O}(t)\right]^{2}}{R_{O}}$$
(2.52)

Simplificando (2.52), resulta em (2.53).

$$V_{d} \cdot I_{d}(t) = \frac{1}{2} \cdot L \cdot \frac{d\left[I_{d}(t)\right]^{2}}{dt} + R_{SE} \cdot \left[I_{d}(t)\right]^{2} + \frac{1}{2} \cdot C_{O} \cdot \frac{d\left[v_{O}(t)\right]^{2}}{dt} + \frac{\left[v_{O}(t)\right]^{2}}{R_{O}}$$
(2.53)

Para um determinado ponto de operação têm-se (2.54), com as perturbações em torno deste ponto definidas por (2.55).

$$V_{d} \cdot I_{d} = R_{SE} \cdot I_{d}^{2} + \frac{V_{O}^{2}}{R_{O}}$$
 (2.54)

$$\begin{cases} I_{d}(t) = I_{d} + \tilde{i}_{d}(t) \\ v_{O}(t) = V_{O} + \tilde{v}_{O}(t) \end{cases}$$

$$(2.55)$$

Adicionando-se estas pequenas perturbações em torno do ponto de operação obtêm-se a equação (2.56).

$$V_{d} \cdot \left[I_{d} + \tilde{i}_{d}(t)\right] = \frac{1}{2} \cdot L \cdot \frac{d\left[I_{d} + \tilde{i}_{d}(t)\right]^{2}}{dt} + R_{SE} \cdot \left[I_{d} + \tilde{i}_{d}(t)\right]^{2} + \frac{1}{2} \cdot C_{O} \cdot \frac{d\left[V_{O} + \tilde{v}_{O}(t)\right]^{2}}{dt} + \frac{\left[V_{O} + \tilde{v}_{O}(t)\right]^{2}}{R_{O}}$$
(2.56)

Considerando que o produto de duas perturbações seja suficientemente pequeno para ser desprezado, e subtraindo (2.54) de (2.56) chega-se a (2.57).

$$V_{d} \cdot \tilde{i}_{d}(t) = \frac{1}{2} \cdot L \cdot \frac{d\left[2 \cdot I_{d} \cdot \tilde{i}_{d}(t)\right]}{dt} + 2 \cdot R_{SE} \cdot I_{d} \cdot \tilde{i}_{d}(t) + \frac{1}{2} \cdot C_{O} \cdot \frac{d\left[2 \cdot V_{O} \cdot \tilde{v}_{O}(t)\right]}{dt} + \frac{2 \cdot V_{O} \cdot \tilde{v}_{O}(t)}{R_{O}}$$
(2.57)

Aplicando-se a transformada de Laplace em (2.57), chega-se a (2.58), resultando na função de transferência da expressão (2.59).

$$V_{d} \cdot \tilde{i}_{d}(s) = L \cdot I_{d} \cdot s \cdot \tilde{i}_{d}(s) + 2 \cdot R_{SE} \cdot I_{d} \cdot \tilde{i}_{d}(s) + C_{O} \cdot V_{O} \cdot s \cdot \tilde{V}_{O}(s) + \frac{2 \cdot V_{O}}{R_{O}} \cdot \tilde{V}_{O}(s)$$
(2.58)

$$\frac{\tilde{v}_{O}(s)}{\tilde{i}_{d}(s)} = \frac{R_{O}}{2 \cdot V_{O}} \cdot \frac{V_{d} - 2 \cdot R_{SE} \cdot I_{d} - L \cdot I_{d} \cdot s}{C_{O} \cdot \frac{R_{O}}{2} \cdot s + 1}$$
(2.59)

Como $I_d = \frac{\sqrt{2} \cdot P_O}{\eta \cdot \sqrt{3} \cdot V_P}$, pode-se reescrever (2.59) através de (2.60).

$$\frac{\tilde{v}_{O}(s)}{\tilde{i}_{d}(s)} = \sqrt{\frac{3}{2}} \cdot \frac{V_{p}}{V_{o}} \cdot \frac{R_{O}}{2} \cdot \frac{1 - \frac{4}{3} \cdot \frac{R_{SE} \cdot P_{O}}{\eta \cdot V_{p}^{2}} - s \cdot \frac{2}{3} \cdot \frac{L \cdot P_{O}}{\eta \cdot V_{p}^{2}}}{1 + s \cdot C_{O} \cdot \frac{R_{O}}{2}}$$
(2.60)

2.3.2. Estratégia de Controle

O sistema de controle opera da seguinte forma: amostram-se as correntes de entrada do conversor, aplicam-se as transformações de Clark e de Park nessas correntes obtendo as correntes no sistema dq0.

Para que o conversor apresente fator de potência unitário, a corrente de eixo em quadratura no sistema dq0 deve ser igual à zero. Assim, o controlador de I_q tem como referência o valor zero. O controlador de I_d tem como corrente de referência o sinal proveniente do controlador de tensão, para o controle da potência ativa processada pelo conversor.

Após a compensação das correntes, obtêm-se as razões cíclicas no plano dq0. Estas razões cíclicas primeiramente são desacopladas e depois passam pela transformada inversa de Park, gerando os sinais nos eixos αβ. Estes sinais serão utilizados para a aplicação da modulação vetorial. A estrutura do controle utilizada é mostrada no diagrama da Fig. 2-12.

O detalhamento do projeto dos controladores será apresentado e desenvolvido para outros conversores nos capítulos seguintes.




Fig. 2-12 – Diagrama do controle utilizado.

2.4. Resultados de Simulação

A verificação da aplicação da modulação vetorial ao retificador trifásico PWM bidirecional foi realizada através de simulação. Os parâmetros utilizados nesta simulação são apresentados na Tabela 2.11.

Tabela 2.11 – Parâmetros do conversor.

Tensão eficaz de fase de entrada (V_{EF})	127 V
Frequência da rede (f _F)	60 Hz
Tensão de saída ($ m V_O$)	400 V
Potência de saída (P _O)	20 kW
Freqüência de comutação (f _S)	10 kHz
Indutância de entrada (L)	790 μΗ
Capacitância de saída (C ₀)	816 μF
Resistência equivalente de fase (R _{SE})	0,11 Ω
Ganho do sensor de corrente (K _{sh})	1/50
Valor de pico da onda triangular (V _T)	5 V
Ganho do sensor de tensão (Ka)	5/400

Na implementação das simulações, os setores são definidos a partir da defasagem entre a componente fundamental das tensões nos braços do retificador e as tensões de entrada, com as relações apresentadas na Fig. 2-13 e na expressão (2.61).




Fig. 2-13 - Relações entre as tensões de entrada e a componente fundamental das tensões do retificador.

$$\delta = \tan^{-1} \left(\frac{2\pi \cdot f_F \cdot L \cdot \frac{I_P}{\sqrt{2}}}{V_{EF}} \right)$$
 (2.61)

Para os parâmetros utilizados nestas simulações, esta defasagem é de aproximadamente 7°.

2.4.1. Simulações em Malha Aberta

Foram realizadas simulações em malha aberta com o objetivo de validar a modelagem apresentada na seção 2.3.1.

Para a análise da malha de corrente foi aplicado um degrau em D_d de 0,518 a 0,53 com um valor de D_q de 0,0676 sem considerar o desacoplamento das variáveis e observados os comportamentos da corrente de eixo direto e da corrente de eixo em quadratura como mostrado na Fig. 2-14.




Fig. 2-14 - Corrente de eixo direto e corrente de eixo em quadratura sem desacoplamento.

De forma semelhante, foi aplicado um degrau em D_{d} ' de 0,518 a 0,53 e D_{q} ' = 0 considerando o desacoplamento das variáveis e observado o comportamento da corrente de eixo direto e da corrente de eixo em quadratura como mostrado na Fig. 2-15.






Fig. 2-15 - Corrente de eixo direto e corrente de eixo em quadratura com desacoplamento.

A comparação dos resultados da Fig. 2-14 e da Fig. 2-15 mostra a eficiência do desacoplamento implementado e no detalhe da Fig. 2-16 observa-se a mesma dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.44).



a) Simulação do retificador.
 b) Modelo matemático.
 Fig. 2-16 - Corrente de eixo direto para aplicação de degrau em Dq'.

Para a análise da malha de tensão foi aplicado um degrau em I_d de 97 A para 106,7 A e observado o comportamento da tensão de saída como mostrado na Fig. 2-17(a). Observa-se na Fig. 2-17(b) a mesma resposta dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.60).



rig. 2-17 - Tensao de salda para apricação de degrad em 10

2.4.2. Simulações em Malha Fechada

A partir dos parâmetros da Tabela 2.11 foram projetados controladores utilizando a modelagem proposta anteriormente.

O diagrama esquemático do circuito utilizado para a simulação e o "netlist" estão no Anexo A.

Os principais sinais relacionados com o funcionamento do sistema de controle e da modulação do retificador trifásico PWM bidirecional são mostrados a seguir.

A Fig. 2-18 mostra as correntes de entrada do retificador trifásico PWM bidirecional e a Fig. 2-19 mostra a tensão e a corrente em uma das fases, verificando-se a característica de um sistema com elevado fator de potência.




Fig. 2-18 – Correntes nas fases A, B e C.




Fig. 2-19 – Tensão e corrente em uma das fases.

Na Fig. 2-20 observa-se a tensão de saída regulada em um valor de 400 V, com uma pequena ondulação de alta frequência.




Fig. 2-20 – Tensão de saída.

Na Fig. 2-21 são verificadas as amostras da corrente de eixo direto e da corrente de eixo em quadratura, em que a componente de eixo em quadratura tem valor regulado em zero, indicando potência reativa nula.

O valor da corrente de eixo direto está relacionado com a potência ativa consumida e sua referência foi gerada a partir do controlador da tensão de saída.




Fig. 2-21 – Corrente de eixo direto e corrente de eixo em quadratura.

Na Fig. 2-22 são mostradas a razão cíclica de eixo direto e a razão cíclica de eixo em quadratura, sinais gerados pelos controladores de corrente.




Fig. 2-22 – Razão cíclica de eixo direto e razão cíclica de eixo em quadratura.

As razões cíclicas dos eixos α e β são mostradas na Fig. 2-23 e na Fig. 2-24 é mostrado o plano de fase destas variáveis.

Observa-se que no plano αβ estas variáveis percorrem uma trajetória circular.




Fig. 2-23 - Razão cíclica do eixo α e razão cíclica do eixo β .




Fig. 2-24 – Plano de fase para a razão cíclica do eixo α e razão cíclica do eixo β .

A Fig. 2-25 mostra os sinais de comando dos interruptores superiores de cada braço conectados às fases A, B e C para os setores definidos anteriormente. O formato e a evolução dos sinais de comando concordam com os apresentados na Tabela 2.8.




Fig. 2-25 – Sinais de comando dos interruptores em cada um dos setores.

1.0V 0.5V 1.0V 0.5V

As razões cíclicas das fases A, B e C são mostradas na Fig. 2-26, apresentando um formato semelhante ao formato do sinal teórico mostrado na figura Fig. 2-5.

Fig. 2-26 – Razões cíclicas para as fases A, B, e C.

Time

2.5. Conclusão

V(DC)/5

Foram demonstrados os princípios da modulação vetorial a partir de sua aplicação ao retificador trifásico bidirecional com elevado fator de potência. Os resultados de simulação verificam os resultados esperados.

Com esta estratégia de modulação é possível analisar o número de comutações dos interruptores, a simetria dos sinais de controle, a distribuição de correntes e de perdas e o conteúdo harmônico das correntes e tensões do retificador.

A modulação vetorial é um método para determinar a largura e seqüência (distribuição) dos pulsos que fornece um grau de liberdade para posicionamento dos pulsos através da pré-distribuição dos vetores nulos.

Neste capítulo utiliza-se a sequência convencional de distribuição de vetores. Entretanto, várias outras sequências são apresentadas na literatura, podendo ser aplicadas a este retificador.

Foi apresentada a modelagem do retificador utilizando a transformação de Park com a amostragem das correntes nas fases e a inclusão do desacoplamento das variáveis de eixo direto e de eixo em quadratura. A validação dos modelos foi realizada através de simulação digital.

Como desvantagens das técnicas de controle vetorial e modulação vetorial considera-se a complexidade de implementação.

Neste caso, verifica-se a necessidade de determinação dos setores e a pré-escolha da seqüência de aplicação dos vetores, a determinação dos intervalos de aplicação dos vetores e o cálculo das transformações direta e inversa.

Capítulo 3 - Modulação Vetorial Aplicada ao Retificador Unidirecional de Dois Níveis Y_1

3.1. Introdução

Neste capítulo a modulação vetorial é aplicada ao retificador trifásico PWM unidirecional de dois níveis Y_1 [52]-[53].

Além da modulação, será realizada uma breve análise deste retificador apresentando suas etapas de operação, estratégia de controle e o dimensionamento do estágio de potência. Uma análise mais detalhada sobre estas características é apresentada em [27].

Os conceitos sobre modelagem de retificadores estudados no capítulo 2 serão adaptados a esta estrutura e será realizado o projeto dos controladores com base nos parâmetros definidos nas etapas anteriores.

Os resultados da aplicação das estratégias de modulação e controle serão verificados através de simulações computacionais.

A Fig. 3-1 mostra a topologia do retificador trifásico PWM unidirecional de dois níveis Y_1 com elevado fator de potência.




Fig. 3-1 – Retificador trifásico PWM unidirecional de dois níveis Y 1.

Nesta topologia, considerando-se as correntes de entrada em fase com as tensões de entrada, definem-se seis setores simétricos A+, B-, C+, A-, B+ e C- em um período de rede, com um intervalo de duração de 60°.

A caracterização destes setores é mostrada na Fig. 3-2, onde no setor A+ a corrente de maior módulo é a da fase A e esta possui valores positivos, sendo que as correntes nas outras duas fases possuem sinal oposto (negativo).




Fig. 3-2 – Setores em função do sentido das correntes.

Observa-se uma simetria que permite estender a análise realizada em um setor específico, para outros setores, considerando-se os sentidos das correntes em cada uma das fases [27].

3.2. Etapas de Operação

Este conversor apresenta três interruptores comandados com dois estados possíveis (conduzindo ou bloqueado), sendo que para um determinado setor são possíveis oito etapas de operação.

Nestas etapas de operação, os sentidos das correntes de entrada e os possíveis caminhos de circulação de corrente pelo conversor definem se o interruptor comandado estará ou não conduzindo. Pode ocorrer a situação em que o interruptor é comandado a conduzir, mas não existe caminho para a circulação de corrente pelo mesmo.

Quando os três interruptores estão bloqueados, o potencial dos pontos A, B e C depende do sentido das correntes nas respectivas fases. Para que haja circulação direta de corrente de uma fase para outra, sem circular corrente pela carga, pelo menos dois dos três interruptores devem estar fechados.

As etapas de operação para o Setor A+ são mostradas na figura Fig. 3-3, em que se observa a existência de cinco estados idênticos (Etapa 4 a Etapa 8).




Fig. 3-3 – Etapas de operação.

Pela simetria que este conversor apresenta é definida a equivalência entre os componentes do sistema para a análise do conversor:

- $L \Rightarrow L_A, L_B e L_C$;
- $S \Rightarrow S_A, S_B e S_C;$
- $D_{I12} \Rightarrow D_{A1}, D_{A2}, D_{B1}, D_{B2}, D_{C1} e D_{C2};$
- $D_{I34} \Rightarrow D_{A3}, D_{A4}, D_{B3}, D_{B4}, D_{C3} e D_{C4}$;
- $D_{I56} \Rightarrow D_{A5}, D_{A6}, D_{B5}, D_{B6}, D_{C5} e D_{C6}$.

Será utilizado um representante de cada grupo para o dimensionamento do estágio de potência e para a análise das formas de onda da estrutura.

3.3. Modulação Vetorial

3.3.1. Vetores Disponíveis

Da análise da estrutura da Fig. 3-1 verifica-se a possibilidade de utilização de sete vetores disponíveis para representar os estados topológicos do conversor, como demonstrado na Tabela 3.1.

Para este retificador, a definição dos vetores é feita de forma diferenciada da convencional [36], pois para a obtenção do vetor nulo é necessário que os três interruptores estejam conduzindo ao mesmo tempo, e assim obtêm-se tensões de linha iguais a zero.

Vetor	Ponto A	Ponto B	Ponto C	V_{AB}	V_{BC}	V_{CA}
$\overrightarrow{V_0}$ (0 0 0)	M	M	M	0	0	0
\overrightarrow{V}_1 (1 0 0)	P	N	N	$+V_{O}$	0	-V _O
\overrightarrow{V}_2 (1 1 0)	P	P	N	0	$+V_{O}$	-V _O
\overrightarrow{V}_3 (0 1 0)	N	P	N	-V _O	$+V_{O}$	0
\overrightarrow{V}_4 (0 1 1)	N	P	Р	-V _O	0	$+V_{O}$
\overrightarrow{V}_5 (0 0 1)	N	N	Р	0	-V _O	$+V_{O}$
$\overrightarrow{V_6}$ (1 0 1)	Р	N	Р	$+V_{O}$	-V _O	0

Tabela 3.1 - Vetores possíveis.

Na implementação dos vetores disponíveis deve-se considerar os sentidos das correntes que circulam pelas fases A, B e C. Supondo que as correntes estão em fase com as respectivas tensões, têm-se as relações fasoriais entre as tensões de entrada e a componente fundamental das tensões apresentadas pelo retificador conforme a Fig. 3-4.




Fig. 3-4 – Relações entre as tensões de entrada e a componente fundamental das tensões do retificador.

Assim, o diagrama da Fig. 2.2 pode ser dividido em sub-setores, que consideram a intersecção dos setores dos vetores com os setores das correntes Fig. 3-5, como mostrado na Fig. 3-6.




Fig. 3-5 – Intersecção dos setores de tensão e dos setores de corrente.




Fig. 3-6 - Representação espacial dos vetores disponíveis e definição dos sub-setores.

Analisando o sub-setor SS1A, observa-se que nesta região a corrente de maior intensidade é a da fase A e esta é positiva, assim as correntes das fases B e C são negativas e os vetores a serem sintetizados são os vetores $\overrightarrow{V_0}$, $\overrightarrow{V_1}$ e $\overrightarrow{V_2}$ (vetores vizinhos ao setor [36]).

Para estes sentidos de corrente o vetor $\overrightarrow{V_1}$ pode ser realizado nas etapas 4, 5, 6, 7 e 8 mostradas na Fig. 3-3. O vetor $\overrightarrow{V_2}$ é realizado na etapa 2 mostrada na Fig. 3-3.

O vetor nulo é obtido com a condução dos três interruptores (etapa 1 da Fig. 3-3). Neste caso, o ponto M não está conectado ao ponto P nem ao ponto N, então a definição dos vetores nulos é feita de forma diferenciada em relação ao retificador bidirecional, sendo utilizado apenas um vetor nulo, para o caso em que os pontos A, B e C estão conectados.

Na determinação dos sinais de comando para a implementação dos vetores adotouse uma lógica que considera fechado o interruptor conectado ao braço ligado a fase que possui a corrente de maior intensidade [27] [54].

Assim, os sinais de comando utilizados para implementação destes vetores são mostrados na Tabela 3.2

Vetor	S_{A}	S_{B}	S_{C}
\overrightarrow{V}_1 (1 0 0)	Fechado	Aberto	Aberto
$\overrightarrow{\overline{V_2}}$ (1 1 0)	Fechado	Fechado	Aberto
$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado

Tabela 3.2 – Sinais de comando para o sub-setor SS1A.

Para o sub-setor SS1C, a corrente de maior intensidade é a da fase C e esta é negativa, sendo as correntes da fase B e da fase C positivas e os vetores a serem sintetizados são os mesmos do caso anterior, ou seja, os vetores $\overrightarrow{V_0}$, $\overrightarrow{V_1}$ e $\overrightarrow{V_2}$.

Para estes sinais de corrente o vetor $\overrightarrow{V_l}$ é realizado na etapa de operação mostrada na Fig. 3-7.




Fig. 3-7 - Realização do vetor \overrightarrow{V}_1 para o sub-setor SS1C.

De forma semelhante, o vetor $\overrightarrow{V_2}\,$ é realizado na etapa de operação da Fig. 3-8.




Fig. 3-8 - Realização do vetor $\overrightarrow{V_2}$ para o sub-setor SS1C.

O vetor nulo também é obtido com a condução dos três interruptores. Os sinais de comando utilizados na implementação destes vetores são mostrados na Tabela 3.3.

Vetor	S_A	S_{B}	S_{C}
\overrightarrow{V}_1 (1 0 0)	Aberto	Fechado	Fechado
\overrightarrow{V}_2 (1 1 0)	Aberto	Aberto	Fechado
$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado

Tabela 3.3 – Sinais de comando para o sub-setor SS1C.

Desta forma, pode-se generalizar a formação dos vetores desejados, considerandose que para a obtenção do valor 1 (um) no vetor desejado deve-se considerar o interruptor relacionado a este valor como fechado (*ON*) para a situação em que a corrente de maior intensidade é positiva e o interruptor aberto (*OFF*) para o caso em que esta corrente é negativa. Para a obtenção do valor 0 (zero) a lógica é invertida. Esta regra não se aplica ao vetor nulo.

Estendendo este resultado para os outros sub-setores têm-se os sinais de comando da Tabela 3.4.

Sub-Setor	Vetor	S_A	S_{B}	S_{C}
	$\overrightarrow{V_3}$ (0 1 0)	Fechado	Aberto	Fechado
SS2C	V ₂ (1 1 0)	Aberto	Aberto	Fechado
	$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_3 (0 1 0)	Aberto	Fechado	Aberto
SS2B	V ₂ (1 1 0)	Fechado	Fechado	Aberto
	$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_4 (0 1 1)	Aberto	Fechado	Fechado
SS3B	V ₃ (0 1 0)	Aberto	Fechado	Aberto
	V ₀ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_4 (0 1 1)	Fechado	Aberto	Aberto
SS3A	$\overrightarrow{V_3}$ (0 1 0)	Fechado	Aberto	Fechado
	$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_{5} (0 0 1)	Fechado	Fechado	Aberto
SS4A	$\overrightarrow{V_4}$ (0 1 1)	Fechado	Aberto	Aberto
	$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado

Tabela 3.4 – Sinais de comando para outros sub-setores

Sub-Setor	Vetor	S_{A}	S_{B}	S_{C}
	\overrightarrow{V}_{5} (0 0 1)	Aberto	Aberto	Fechado
SS4C	V ₄ (0 1 1)	Aberto	Fechado	Fechado
	$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_6 (101)	Fechado	Aberto	Fechado
SS5C	\overrightarrow{V}_{5} (0 0 1)	Aberto	Aberto	Fechado
	V ₀ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_6 (101)	Aberto	Fechado	Aberto
SS5B	\overrightarrow{V}_{5} (0 0 1)	Fechado	Fechado	Aberto
	V ₀ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_1 (100)	Aberto	Fechado	Fechado
SS6B	V ₆ (1 0 1)	Aberto	Fechado	Aberto
	V ₀ (0 0 0)	Fechado	Fechado	Fechado
	\overrightarrow{V}_1 (100)	Fechado	Aberto	Aberto
SS6A	\overrightarrow{V}_6 (101)	Fechado	Aberto	Fechado
	$\overrightarrow{V_0}$ (0 0 0)	Fechado	Fechado	Fechado

Tabela 3.5 – Sinais de comando para outros sub-setores - Continuação.

3.3.2. Seqüência de Vetores e Sinais de Comando Para os Sub -Setores

A partir dos resultados da Tabela 3.4 foram determinadas as seqüências dos vetores a serem utilizados e as respectivas razões cíclicas de cada uma das fases para cada um dos sub-setores.

As sequências de vetores foram escolhidas de forma que, nos três interruptores, o nível do sinal de comando no início do período de comutação fosse o mesmo do final deste período. Esta estratégia tem como objetivo minimizar o número de comutações nos interruptores.

Para o Sub-Setor SS1A a sequência de vetores proposta é, $\overrightarrow{V_0} \overrightarrow{V_2} \overrightarrow{V_1} \overrightarrow{V_2} \overrightarrow{V_0}$, resultando nos sinais de comando mostrados na Fig. 3-9.




Fig. 3-9 - Sinais de comando para o sub-setor SS1A.

Com isso, os intervalos para os comandos dos interruptores são dados pela expressão (3.1).

$$\begin{cases}
T_{A} = T_{S} \\
T_{B} = T_{0} + T_{2} \\
T_{C} = T_{0}
\end{cases}$$
(3.1)

Utilizando as projeções dos vetores (capítulo 2), para o respectivo setor, determinase o valor das razões cíclicas das três fases em função das razões D_{α} e D_{β} (3.2).

$$\begin{cases} D_{A} = 1 \\ D_{B} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta} \\ D_{C} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \end{cases}$$

$$(3.2)$$

Considerando o Sub-Setor SS1C, a seqüência de vetores proposta para este setor é $\overrightarrow{V_0} \overrightarrow{V_1} \overrightarrow{V_2} \overrightarrow{V_1} \overrightarrow{V_0}$, resultando nos sinais de comando mostrados na Fig. 3-10 .




Fig. 3-10 - Sinais de comando para o sub-setor SS1C.

Assim, os intervalos para os comandos dos interruptores para este sub-setor são dados pela expressão (3.3).

$$\begin{cases} T_{A} = T_{0} \\ T_{B} = T_{0} + T_{1} \\ T_{C} = T_{S} \end{cases}$$
(3.3)

As razões cíclicas das três fases em função das razões D_{α} e D_{β} são dadas por (3.4).

$$\begin{cases}
D_{A} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \\
D_{B} = 1 - \sqrt{2} \cdot D_{\beta} \\
D_{C} = 1
\end{cases}$$
(3.4)

Para os outros sub-setores têm-se as seqüências de vetores mostradas na Tabela 3.6.

Tabela 3.6 – Seqüência de vetores para outros sub-setores.

Sub-Setor SS2C	$\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_0}$	Sub-Setor SS4C	$\overrightarrow{V_0}\overrightarrow{V_4}\overrightarrow{V_5}\overrightarrow{V_4}\overrightarrow{V_0}$
Sub-Setor SS2B	$\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_0}$	Sub-Setor SS5C	$\overrightarrow{V_0}\overrightarrow{V_6}\overrightarrow{V_5}\overrightarrow{V_6}\overrightarrow{V_0}$
Sub-Setor SS3B	$\overrightarrow{V_0}\overrightarrow{V_4}\overrightarrow{V_3}\overrightarrow{V_4}\overrightarrow{V_0}$	Sub-Setor SS5B	$\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_6}\overrightarrow{V_5}\overrightarrow{V_0}$
Sub-Setor SS3A	$\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_4}\overrightarrow{V_3}\overrightarrow{V_0}$	Sub-Setor SS6B	$\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_6}\overrightarrow{V_1}\overrightarrow{V_0}$
Sub-Setor SS4A	$\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_4}\overrightarrow{V_5}\overrightarrow{V_0}$	Sub-Setor SS6A	$\overrightarrow{V_0}\overrightarrow{V_6}\overrightarrow{V_1}\overrightarrow{V_6}\overrightarrow{V_0}$

Para os outros sub-setores tem-se as expressões para as razões cíclicas das três fases em função das razões D_{α} e D_{β} mostradas na Tabela 3.7.

Tabela 3.7 – Razões cíclicas das três fases em função das razões D_{α} e D_{β} para os sub-setores.

Sub-Setor SS6A e Sub-Setor SS1A	$D_{A} = 1$ $D_{B} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{C} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$
Sub-Setor SS1C e Sub-Setor SS2C	$D_{A} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 1 - \sqrt{2} \cdot D_{\beta}$ $D_{C} = 1$
Sub-Setor SS2B e Sub-Setor SS3B	$D_{A} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 1$ $D_{C} = 1 - \sqrt{2} \cdot D_{\beta}$
Sub-Setor SS3A e Sub-Setor SS4A	$D_{A} = 1$ $D_{B} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{C} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$
Sub-Setor SS4C e Sub-Setor SS5C	$D_{A} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 1 + \sqrt{2} \cdot D_{\beta}$ $D_{C} = 1$
Sub-Setor SS5B e Sub-Setor SS6B	$D_{A} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 1$ $D_{C} = 1 + \sqrt{2} \cdot D_{\beta}$

Observa-se que as expressões que caracterizam as razões cíclicas dentro de um determinado setor de corrente são as mesmas para ambos os setores dos vetores, desta forma, não há a necessidade de se identificar os setores dos vetores, pode-se apenas impor os setores de corrente a partir das tensões de entrada.

As razões cíclicas dos eixos α e β são determinadas aplicando-se a transformação inversa de Park aos sinais de saída do sistema de controle (D_d e D_q), conforme (3.5).

$$\begin{cases} D_{\alpha} = D_{d} \cdot \cos(\omega \cdot t) + D_{q} \cdot \sin(\omega \cdot t) \\ D_{\beta} = -D_{d} \cdot \sin(\omega \cdot t) + D_{q} \cdot \cos(\omega \cdot t) \end{cases}$$
(3.5)

A Fig. 3-11 mostra a razão cíclica para a fase A em um período de rede, sendo que para as outras fases, as razões cíclicas têm o mesmo formato e estão defasadas de $\pm 120^{\circ}$. Neste caso, considerou-se $D_d = 0.359$ e $D_q = 0.076$.




Fig. 3-11 - Razão cíclica para a fase A.

A Tabela 3.8 mostra a evolução dos sinais de comando em um período de comutação para cada um dos sub-setores em um semi-período da rede, quando se utiliza a modulação vetorial com o equacionamento desenvolvido nesta seção. São mostrados os sinais de comando para a seqüência de sub-setores 2C, 1C, 1A, 6A, 6B e 5B, sendo que estes sinais se repetem para a seqüência 5C, 4C, 4A, 3A, 3B e 2B.

Observa-se que o interruptor conectado à fase com a corrente de maior módulo está sempre comandado a conduzir e que cada um dos outros dois interruptores é comandado a conduzir e bloquear apenas uma vez em cada período de comutação. Desta forma, o número de comutações dos interruptores para a implementação destes vetores é mínimo.

Sub-Setor 2C **Sub-Setor 1C Sub-Setor 1A Sub-Setor 6A Sub-Setor 6B Sub-Setor 5B** \vec{V}_3 (0 1 0) $(1\ 1\ 0)_{\vec{V}_2}$ \vec{V}_3 (0 1 0) $\vec{V}_3^{(0 1 0)}$ \vec{V}_3 (0 1 0) $(1\ 1\ 0)_{\vec{V}_2}$ \vec{V}_{3} (0 1 0) $(1\ 1\ 0)_{\vec{V}_2}$ $(1\ 1\ 0)_{\vec{V}_2}$ $(1\ 1\ 0)\vec{V}_{2}$ \vec{V}_3 (0 1 0) (100) (011) (100) (011) (100) (011) (1 0 0) (0 1 1) (100) (0 1 1) \vec{V}_4 \vec{V}_4 $\vec{V}_{5} = (0\ 0\ 1)$ V₅ (0 0 1) V₅ (0 0 1) (1 0 1) V₆ V₅ (0 0 1) (1 0 1) V₆ V₅ (0 0 1) V₅ (0 0 1) (1 0 1) V₆ (1 0 1) V₆ $(1\ 0\ 1)$ \vec{V}_6 $(1\ 0\ 1)$ \vec{V}_6 V₀ (0 0 0) ∇
₀
(0 0 0) V₁ (1 0 0) \vec{V}_2 (1 1 0) $\begin{array}{c|cccc} \overrightarrow{V}_0 & \overrightarrow{V}_2 & \overrightarrow{V}_1 \\ (0\ 0\ 0) & (1\ 1\ 0) & (1\ 0\ 0) \end{array}$ $\begin{array}{c|c} \vec{V}_2 & \vec{V}_0 \\ (1\ 1\ 0) & (0\ 0\ 0) \end{array}$ V₀ (0 0 0) $\begin{array}{c|cccc} \overrightarrow{V}_5 & \overrightarrow{V}_6 & \overrightarrow{V}_5 & \overrightarrow{V}_0 \\ (0\ 0\ 1) & (1\ 0\ 1) & (0\ 0\ 1) & (0\ 0\ 0) \\ \end{array}$

Tabela 3.8 - Evolução dos sinais de comando em cada um dos sub-setores em meio período da rede.

Verifica-se também que a distribuição dos sinais de comando e dos vetores é simétrica em relação à metade do período de comutação e que no início e no fim da cada período os interruptores estão conduzindo.

Pela análise da estratégia de modulação apresentada e das etapas de comutação, verifica-se que o interruptor que está sempre comandado a conduzir durante um setor apresenta instantes em que sua corrente se anula.

Por exemplo, no sub-setor SS1A durante o intervalo de aplicação do vetor \overline{V}_1 o interruptor S_A poderia estar comandado ou não, sem alterar a sequência de aplicação dos vetores. Entretanto, se este interruptor não estiver comandado neste intervalo, o nível de tensão sobre ele aumenta e como consequência, aumentam as perdas por comutação.

Para manter o interruptor conduzindo durante todo intervalo em que está comandado, utiliza-se os sinais de comando apresentados na Fig. 3-12 para o setor A+, no qual o vetor $\overrightarrow{V_6}$ é realizado na etapa 3 mostrada na Fig. 3-3.




Fig. 3-12 - Sinais de comando para o setor A+.

Para que esta seqüência seja mantida e os vetores desejados sejam implementados é necessário que $\,D_{\rm B} + D_{\rm C} > 1$.

Na implementação desta lógica os sinais das triangulares são defasados de 180º entre si, nas fases cujos interruptores não estão fechados durante todo o período do setor. Com isso, as seqüências de vetores para este setor e para os sub-setores são apresentados na Tabela 3.9

Sub-Setores SS1A e SS6A	$\overrightarrow{V_6}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_6}$
Sub-Setores SS1C e SS2C	$\overrightarrow{V_1}\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_1}$
Sub-Setores SS2B e SS3B	$\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_4}\overrightarrow{V_0}\overrightarrow{V_2}$
Sub-Setores SS3A e SS4A	$\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_0}\overrightarrow{V_3}$
Sub-Setores SS4C e SS5C	$\overrightarrow{\mathrm{V}_{4}}\overrightarrow{\mathrm{V}_{0}}\overrightarrow{\mathrm{V}_{6}}\overrightarrow{\mathrm{V}_{0}}\overrightarrow{\mathrm{V}_{4}}$
Sub-Setores SS5B e SS6B	$\overrightarrow{\mathbf{V}_5}\overrightarrow{\mathbf{V}_0}\overrightarrow{\mathbf{V}_1}\overrightarrow{\mathbf{V}_0}\overrightarrow{\mathbf{V}_5}$

Tabela 3.9 - Sequência de vetores para os sub-setores.

Com estas sequências, obtêm-se o mesmo formato para a razão cíclica apresentada na Fig. 3-11, com a desvantagem de aumentarem-se as perdas por condução. Desta forma, optou-se por utilizar a primeira sequência proposta.

3.4. Dimensionamento do Estágio de Potência

Com a aplicação da estratégia de modulação da seção 2.3, o dimensionamento do estágio de potência é realizado aplicando as expressões desenvolvidas em [27].

Apresentam-se nas seções que seguem os cálculos para o dimensionamento dos indutores de entrada, do capacitor de saída e dos esforços de tensão e corrente nos semicondutores, considerando-se as especificações de projeto apresentadas na Tabela 3.10.

20 kW Potência de saída (P_O) Tensão de saída (V_O) 400 V Tensão eficaz de fase de alimentação (V_{EF}) 127 V Frequência da rede (f_F) 60 Hz Frequência de comutação (f_S) 10 kHz 95% Rendimento do conversor (η) Ondulação na corrente de fase (porcentagem da corrente de 10% pico) ($\Delta I\%$) Ondulação na tensão de saída (porcentagem da tensão de 0,5% saída nominal) (ΔV_0 %)

Tabela 3.10 – Especificações de projeto.

3.4.1. Cálculos Preliminares e Condições de Operação

Corrente eficaz de entrada:

$$I_{EF} = \frac{P_{O}}{3 \cdot \eta \cdot V_{EF}} = 55,25 \text{ A}$$
 (3.6)

• Corrente de pico e tensão de pico:

$$I_{P} = \sqrt{2} \cdot I_{EF} = 78,13 \text{ A}, \ V_{P} = \sqrt{2} \cdot V_{EF} = 180 \text{ V}$$
 (3.7)

• Resistência equivalente de fase (representa 1/3 das perdas do conversor):

$$R_{SE} = \frac{(1-\eta) \cdot P_{O}}{3} = 0.11 \Omega$$
 (3.8)

3.4.2. Dimensionamento dos Indutores de Entrada

• Valor da indutância:

$$L = \frac{3 \cdot V_{P}^{2} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{f_{S} \cdot \Delta I \% \cdot 4 \cdot P_{O} \cdot V_{O}} = 790 \ \mu H$$
 (3.9)

Corrente eficaz no indutor:

$$I_{L_{EF}} = \frac{\sqrt{2} \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} = 55,25 \text{ A}$$
 (3.10)

• Corrente de pico no indutor:

$$I_{L_p} = \frac{2 \cdot P_O}{3 \cdot \eta \cdot V_P} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 82 \text{ A}$$
 (3.11)

• Corrente média no indutor:

$$I_{L_{MED}} = 0 ag{3.12}$$

• Tensão de pico no indutor:

$$V_{L_{P}} = \frac{V_{P}}{2} + \frac{V_{O}}{3} = 223,3 \text{ V}$$
 (3.13)

3.4.3. Dimensionamento do Capacitor de Saída

• Valor da capacitância:

$$C_{O} = \frac{P_{O} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{2 \cdot f_{S} \cdot V_{O}^{3} \cdot \Delta V_{O}^{9/6}} = 816 \ \mu F$$
 (3.14)

• Corrente eficaz no capacitor:

$$I_{CO_{EF}} = \frac{P_O}{V_O} \cdot \sqrt{\frac{0.613 \cdot V_O - 2 \cdot \eta \cdot V_P}{\eta^2 \cdot V_P} + 1} = 31.9 \text{ A}$$
 (3.15)

Corrente de pico no capacitor:

$$I_{CO_P} = \frac{P_O}{V_O} = 50 \text{ A}$$
 (3.16)

• Corrente média no capacitor:

$$I_{CO_{MED}} = 0 \tag{3.17}$$

• Tensão no capacitor:

$$V_{\text{CO}_{\text{TF}}} \cong V_{\text{CO}_{\text{MFP}}} \cong V_0 = 400 \text{ V} \tag{3.18}$$

3.4.4. Dimensionamento dos Interruptores

• Corrente eficaz no interruptor:

$$I_{S_{EF}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \sqrt{\frac{V_{O} - 1,63 \cdot V_{P}}{5,7 \cdot V_{O}}} = 25,41 \text{ A}$$
(3.19)

• Corrente de pico no interruptor:

$$I_{S_P} = I_{L_P} = \frac{2 \cdot P_O}{3 \cdot \eta \cdot V_P} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 82 \text{ A}$$
 (3.20)

Corrente média no interruptor:

$$I_{S_{MED}} = \frac{P_O}{\eta \cdot V_P} \cdot \left(\frac{4}{3 \cdot \pi} - \frac{2 \cdot V_P}{3 \cdot V_O}\right) = 14,65 \text{ A}$$
 (3.21)

Tensão de pico no interruptor:

$$V_{S_p} \cong V_O = 400 \text{ V} \tag{3.22}$$

3.4.5. Dimensionamento dos Diodos D₁₁₂

• Corrente eficaz nos diodos D_{I12}:

$$I_{DI12_{EF}} = \frac{P_O}{\eta \cdot V_P} \cdot \sqrt{\frac{V_O + 6.1 \cdot V_P}{43 \cdot V_O}} = 34,56 \text{ A}$$
 (3.23)

• Corrente de pico nos diodos D_{I12}:

$$I_{DI12_{P}} = I_{L_{P}} = \frac{2 \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 82 \text{ A}$$
 (3.24)

• Corrente média nos diodos D_{I12}:

$$I_{DI12_{MED}} = \frac{P_{O}}{3 \cdot \eta \cdot V_{O}} = 17,54 \text{ A}$$
 (3.25)

Tensão de pico nos diodos D_{I12}:

$$V_{DII2n} \cong V_O = 400 \text{ V} \tag{3.26}$$

3.4.6. Dimensionamento dos Diodos D₁₃₄

• Corrente eficaz nos diodos D₁₃₄:

$$I_{DI34_{EF}} = \frac{P_O}{3 \cdot \eta \cdot V_P} = 39 \text{ A}$$
 (3.27)

• Corrente de pico nos diodos D_{I34}:

$$I_{DI34_{P}} = I_{L_{P}} = \frac{2 \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 82 \text{ A}$$
 (3.28)

• Corrente média nos diodos D_{I34}:

$$I_{DI34_{MED}} = \frac{2 \cdot P_{O}}{3 \cdot \pi \cdot \eta \cdot V_{P}} = 24,87 \text{ A}$$
 (3.29)

Tensão de pico nos diodos D_{I34}:

$$V_{DI34_p} \cong V_O = 400 \text{ V} \tag{3.30}$$

3.4.7. Dimensionamento dos Diodos D₁₅₆

• Corrente eficaz nos diodos D_{I56}:

$$I_{DI56_{EF}} = \frac{P_O}{\eta \cdot V_P} \cdot \sqrt{\frac{V_O + 1,63 \cdot V_P}{11,5 \cdot V_O}} = 17,89 \text{ A}$$
 (3.31)

• Corrente de pico nos diodos D₁₅₆:

$$I_{DI56_{p}} = I_{L_{p}} = \frac{2 \cdot P_{O}}{3 \cdot \eta \cdot V_{p}} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 82 \text{ A}$$
 (3.32)

• Corrente média nos diodos D_{I56}:

$$I_{DI56_{MED}} = \frac{P_O}{\eta \cdot V_P} \cdot \left(\frac{2}{3 \cdot \pi} - \frac{V_P}{3 \cdot V_O}\right) = 7,32 \text{ A}$$
 (3.33)

• Tensão de pico nos diodos D_{I56}:

$$V_{DI56_{P}} \cong V_{O} = 400 \text{ V} \tag{3.34}$$

3.5. Modelagem e Controle

3.5.1. Modelagem do Retificador

Para a obtenção dos modelos do retificador, o conversor CA-CC unidirecional Y_1 será representado através da mesma estrutura utilizada para o retificador bidirecional, ou seja, a estrutura da Fig. 3-13.

Esta estrutura é composta por três interruptores ideais que através de sinais de comando apropriados possibilitam a obtenção dos estados topológicos relacionados com as diferenças de potencial apresentadas na Tabela 3.1.

Para o retificador trifásico unidirecional Y_1, os estados topológicos do conversor dependem dos sentidos das correntes de entrada. As relações entre os comandos para obtenção dos estados topológicos equivalentes da estrutura da Fig. 3-1 e da estrutura da Fig. 3-13 são mostradas na Tabela 3.11 para os sub-setores SS1A e SS1C.




Fig. 3-13 - Circuito simplificado do conversor CA-CC trifásico.

Estrutura da Fig. 3-13		Estrutura da Fig. 3-1			
	Estratura da Fig. 9 15	S_A	S_{B}	S_{C}	
SS1A	$D_A(t) = 1$, $D_B(t) = 0$ e $D_C(t) = 0$	Aberto ou Fechado	Aberto	Aberto	
Sub-Setor	$D_{A}(t) = 1$, $D_{B}(t) = 1$ e $D_{C}(t) = 0$	Fechado	Fechado	Aberto	
Sub	$D_{A}(t) = D_{B}(t) = D_{C}(t)$	Fechado	Fechado	Fechado	
SS1C	$D_A(t) = 1$, $D_B(t) = 0$ e $D_C(t) = 0$	Aberto	Fechado	Fechado	
Sub-Setor SS	$D_A(t) = 1$, $D_B(t) = 1$ e $D_C(t) = 0$	Aberto	Aberto	Aberto ou Fechado	
Sub	$D_{A}(t) = D_{B}(t) = D_{C}(t)$	Fechado	Fechado	Fechado	

Tabela 3.11 - Relações entre os comandos da estrutura da Fig. 3-13 e da estrutura da Fig. 3-1.

As relações para outros sub-setores podem ser obtidas utilizando-se os resultados da Tabela 3.4.

Utilizando a estratégia de modulação da seção 3.3, que permite a equivalência entre as estruturas, consideram-se os mesmos modelos desenvolvidos no Capítulo 2, utilizandose as mesmas transformações de variáveis e a mesma forma de desacoplamento.

Para os retificadores unidirecionais devem ser consideradas restrições para a aplicação destes modelos, como por exemplo, a operação com valores de I_d negativo (modo inversor) e faixa de variação de I_q .

3.5.2. Estratégia de Controle e Projeto dos Controladores

Para o projeto dos controladores das malhas de tensão e corrente utilizaram-se controladores clássicos e metodologias de projeto já apresentadas em outros trabalhos [1] e [49].

A estrutura de controle vetorial é a mesma apresentada no Capítulo 2, sendo o sistema de controle representado pelo diagrama da Fig. 3-14.




Fig. 3-14 - Diagrama do controle utilizado.

O projeto dos controladores para este conversor será feito utilizando-se os parâmetros apresentados na Tabela 2.10.

A partir destes parâmetros, foram projetados controladores utilizando a modelagem desenvolvida no Capítulo 2.

a) Projeto dos Controladores para as Malhas de Corrente I_d e I_q

No sistema desacoplado, as funções de transferência que relacionam as correntes de eixo direto e de quadratura com as respectivas razões cíclicas são iguais às obtidas para o conversor *Boost PFC* monofásico. Assim, pode-se adotar a mesma metodologia de projeto utilizada em [1] e [55] para a escolha do controlador da malha de corrente deste conversor.

O controlador utilizado para a malha de corrente possui um integrador para garantir erro nulo para a operação em regime permanente e uma rede de avanço para melhorar a resposta transitória [51]. Assim, a função de transferência para os controladores de corrente é dada pela expressão (3.35).

$$C_{I}(s) = -K_{I} \cdot \frac{s + \omega_{ZI}}{s \cdot (s + \omega_{PI})}$$
(3.35)

Seguindo a mesma metodologia de projeto do conversor monofásico, escolhe-se a freqüência do zero algumas vezes maior que a freqüência da rede. Desta forma, consegue-se uma reposta rápida de compensação e garante-se uma boa reprodução da corrente senoidal retificada. O valor escolhido para o posicionamento do zero do controlador de corrente é em uma freqüência igual a dez vezes a freqüência da rede.

$$f_{zz} = 10 \cdot f_{E} \tag{3.36}$$

Um dos pólos desse controlador deve estar na origem para garantir o seguimento da corrente de referência sem erro. O outro pólo deve ser posicionado em uma freqüência acima da freqüência do zero, para assim eliminar as interferências de alta freqüência.

Entretanto, esse pólo não pode ser demasiadamente alto, pois é desejável que a frequência de cruzamento esteja bem abaixo da frequência de comutação. Dessa forma, optou-se por colocar o pólo em uma frequência três vezes maior que a frequência do zero.

$$f_{p_I} = 3 \cdot f_{ZI} \tag{3.37}$$

Para garantir que a frequência de comutação não interfira no circuito de controle, projetou-se o circuito com uma frequência de cruzamento quatro vezes menor que a frequência de comutação.

$$f_{CI} \le \frac{f_S}{4} \tag{3.38}$$

Seguindo esta metodologia definiram-se as seguintes freqüências para o projeto:

$$f_{zI} = 600 \text{ Hz}$$
;

 $f_{PI} = 1.8 \text{ kHz}$;

 $f_{CI} = 2.5 \text{ kHz}$.

O ganho de amostragem das correntes utilizado foi $K_{\text{Sh}}=0,02$ e o valor de pico da triangular utilizada foi $V_{\text{T}}=5$. Com isto, o ganho necessário para obter esta frequência de corte é dado pela expressão (3.39)

$$K_{I} = \frac{1}{\left| \frac{K_{Sh}}{V_{T}} \cdot \frac{V_{O}}{L \cdot s + R_{SE}} \cdot \frac{s + \omega_{ZI}}{s \cdot (s + \omega_{PI})} \right|_{s=s_{O}}} = 145957$$
(3.39)

A Fig. 3-15 mostra o diagrama de bode do sistema compensado, na qual se verifica uma margem defase de 22,8°.




Fig. 3-15 – Diagrama de Bode do sistema compensado.

O lugar das raízes do sistema compensado é mostrado na figura Fig. 3-16, onde se visualiza a posição dos pólos do sistema.





Fig. 3-16 – Lugar das raízes do sistema compensado.



A resposta ao degrau de referência de I_d é mostrada na Fig. 3-17.

Fig. 3-17 – Resposta ao degrau de referência de I_d.

A implementação analógica dos controladores de corrente é feita através do circuito da Fig. 3-18.




Fig. 3-18 – Controlador de corrente.

A função de transferência equivalente para este circuito é mostrada em (3.40).

$$C_{1}(s) = -\frac{1}{R_{1I} \cdot C_{1I}} \cdot \frac{s + \frac{1}{R_{2I} \cdot C_{2I}}}{s \cdot \left(s + \frac{C_{1I} + C_{2I}}{R_{2I} \cdot C_{1I} \cdot C_{2I}}\right)}$$
(3.40)

Utilizando-se os valores obtidos no projeto dos controladores, chega-se aos parâmetros do controlador analógico:

 $R_{II} = 5,16 \text{ k}\Omega;$ $R_{2I} = 100 \text{ k}\Omega;$ $C_{II} = 2,65 \text{ nF};$ $C_{2I} = 1,32 \text{ nF}.$

b) Projeto do Controlador para a Malha de Tensão

Para se projetar o controlador da malha de tensão leva-se em consideração somente o sistema com o controlador da malha de corrente direta. A corrente de quadratura segue uma referência igual a zero, não gerando potência reativa. Dessa forma, pode-se considerar a tensão de saída somente em função de I_d. A Fig. 3-19 representa o diagrama de blocos do controle da malha de tensão.




Fig. 3-19 – Diagrama de blocos do sistema de controle da malha de tensão.

A função de transferência em laço fechado da malha de corrente (3.41) é obtida utilizando (3.35).

$$FTMF_{I}(s) = \frac{K_{I} \cdot \frac{s + \omega_{ZI}}{s \cdot (s + \omega_{PI})} \cdot \frac{V_{O}}{L \cdot s + R_{SE}}}{1 + K_{Sh} \cdot K_{I} \cdot \frac{s + \omega_{ZI}}{s \cdot (s + \omega_{PI})} \cdot \frac{V_{O}}{L \cdot s + R_{SE}}}$$
(3.41)

Como a malha de corrente é muito mais rápida que a malha de tensão, pode-se considerar apenas seu ganho estático no projeto do controlador de tensão conforme a expressão (3.42).

$$\lim_{s \to 0} \left(s \cdot \frac{K_{I} \cdot \frac{s + \omega_{ZI}}{s \cdot (s + \omega_{PI})} \cdot \frac{V_{O}}{L \cdot s + R_{S}}}{1 + K_{Sh} \cdot K_{I} \cdot \frac{s + \omega_{ZI}}{s \cdot (s + \omega_{PI})} \cdot \frac{V_{O}}{L \cdot s + R_{S}}} \cdot \frac{1}{s} \right) = \frac{1}{K_{Sh}}$$
(3.42)

A equação (3.43) descreve a função de transferência utilizada para o projeto do controlador de tensão.

$$\frac{\tilde{v}_{O}(s)}{\tilde{i}_{dref}(s)} = \frac{1}{K_{Sh}} \cdot \sqrt{\frac{3}{2}} \cdot \frac{V_{p} \cdot R_{O}}{2 \cdot V_{O}} \frac{1 - \frac{4}{3} \cdot \frac{R_{SE} \cdot P_{O}}{\eta \cdot V_{p}^{2}} - s \cdot \frac{2}{3} \cdot \frac{L \cdot P_{O}}{\eta \cdot V_{p}^{2}}}{1 + s \cdot C_{O} \cdot \frac{R_{O}}{2}}$$
(3.43)

Utilizou-se um controlador do tipo proporcional-integral para a malha de tensão, com isso têm-se erro em regime permanente nulo para respostas à entradas do tipo degrau.

$$C_{V}(s) = K_{V} \cdot \frac{s + \omega_{ZV}}{s} \tag{3.44}$$

Colocando-se o zero do controlador muito próximo do pólo da planta, tem-se:

$$fz_{V} \approx \frac{1}{2 \cdot \pi \cdot C_{O} \cdot \frac{R_{O}}{2}}$$
 (3.45)

A frequência de corte da malha de corrente deve ser muito maior que a frequência de corte da malha de tensão. Assim:

$$fc_{V} \le \frac{fc_{I}}{50} \tag{3.46}$$

Com base nos dados da seção anterior foram definidas as seguintes frequências:

$$fz_v = 64,12 \text{ Hz};$$

$$fc_v = 50 \text{ Hz}$$
.

Estas frequências foram obtidas utilizando um ganho do controlador de tensão $K_v=0,71$ e um ganho de amostragem da tensão de saída $K_a=5/400$.

A Fig. 3-20 mostra o diagrama de bode do sistema compensado, no qual se verifica uma margem de fase de 75,4°.




Fig. 3-20 - Diagrama de bode do sistema compensado com a malha de tensão.

O lugar das raízes do sistema compensado é mostrado na figura Fig. 3-21, onde se visualiza a posição dos pólos do sistema.





Fig. 3-21 – Lugar das raízes do sistema com controlador de tensão



A resposta ao degrau de referência de tensão de saída é mostrada na Fig. 3-22.

Fig. 3-22 – Resposta ao degrau de referência da tensão de saída.

A implementação analógica do controlador de tensão é feita através do circuito da Fig. 3-23




Fig. 3-23 – Controlador de tensão.

A função de transferência equivalente para este circuito é mostrada na expressão (3.47).

$$C_{I}(s) = \frac{R_{2V}}{R_{1V}} \cdot \frac{s + \frac{1}{R_{2V} \cdot C_{2V}}}{s}$$
 (3.47)

Utilizando-se os valores obtidos no projeto dos controladores chega-se aos parâmetros do controlador analógico:

 $R_{1V} = 10 \text{ k}\Omega;$ $R_{2V} = 7.1 \text{ k}\Omega;$

 $C_{2V} = 349 \text{ nF}.$

3.6. Resultados de Simulação

A verificação da aplicação da modulação vetorial ao retificador trifásico PWM unidirecional Y_1 foi realizada através de simulação digital. Os parâmetros utilizados nesta simulação são apresentados na Tabela 2.11.

3.6.1. Simulações em Malha Aberta

Foram realizadas simulações em malha aberta com o objetivo de validar a modelagem apresentada na seção 2.3.1.

Foi aplicado um degrau em D_{d} de 0,518 a 0,53 e D_{q} =0 considerando o desacoplamento das variáveis e observado o comportamento da corrente de eixo direto e da corrente de eixo em quadratura como mostrado na Fig. 3-24.





Fig. 3-24 - Corrente de eixo direto e corrente de eixo em quadratura com desacoplamento.

Os resultados da Fig. 3-24 mostram a eficiência do desacoplamento implementado e a mesma dinâmica e ganho apresentados quando da aplicação do degrau para o retificador bidirecional.

No detalhe da Fig. 3-25 observa-se a mesma dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.44).



a) Simulação do retificador.

b) Modelo matemático.

Fig. 3-25 - Corrente de eixo direto para aplicação de degrau em Dq'.

Para a análise da malha de tensão foi aplicado um degrau em I_d de 97 A para 106,7 A e observado o comportamento da tensão de saída como mostrado na Fig. 3-26 (a). Observa-se na Fig. 3-26 (b) a mesma resposta dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.60) e para o retificador bidirecional.




Fig. 3-26 - Tensão de salda para aplicação de degrau em 1d

Desta forma justifica-se a utilização dos mesmos modelos para ao retificador bidirecional e o retificador unidirecional Y_1, tanto para o projeto dos controladores da malha de corrente e para o projeto dos controladores da malha de tensão.

3.6.2. Simulações em Malha Fechada

A Fig. 3-27 mostra a resposta do sistema operando apenas com a malha de corrente e a aplicação de um degrau de referência de 10% na corrente de eixo direto aplicado no instante t = 10 ms. Verifica-se a mesma dinâmica apresentada quando se considera a resposta do sistema formado pelas funções de transferência da planta e do controlador.




Fig. 3-27 - Resposta ao degrau de referência em Id.

Os principais sinais relacionados com o funcionamento do sistema de controle completo e modulação vetorial aplicada ao retificador trifásico PWM unidirecional Y_1 são mostrados a seguir. O diagrama esquemático do circuito utilizado para a simulação e o "netlist" estão no Anexo B.

Na Fig. 3-28 observa-se tensão de saída regulada em um valor de 400 V com uma pequena ondulação de alta freqüência e a aplicação de um degrau de referência para 440 V em t = 30 ms. A Fig. 3-29 mostra a comparação desta resposta ao degrau com a resposta do modelo caracterizado pelas expressões (3.43) e (3.44).





Fig. 3-28 - Tensão de saída.



a) Simulação do retificador. $\text{Fig. 3-29 - Resposta ao degrau de referência em V_O.}$

A Fig. 3-30 mostra as correntes de entrada do retificador trifásico PWM unidirecional Y_1 e a Fig. 3-31 mostra a tensão e a corrente em uma das fases, verificandose a característica de um sistema com elevado fator de potência.




Fig. 3-30 - Correntes nas fases A, B e C.




Fig. 3-31 - Tensão e corrente em uma das fases.

Na Fig. 3-32 são verificadas as amostras da corrente de eixo direto e a corrente de eixo em quadratura; a componente de eixo em quadratura tem valor regulado em zero, indicando potência reativa nula.




Fig. 3-32 - Corrente de eixo direto e corrente de eixo em quadratura.

Na Fig. 3-33 são mostradas a razão cíclica de eixo direto e a razão cíclica de eixo em quadratura, sinais gerados pelos controladores de corrente.

As razões cíclicas dos eixos α e β são mostradas na Fig. 3-34 e na Fig. 3-35 é mostrado o plano de fase destas variáveis.




Fig. 3-33 - Razão cíclica de eixo direto e razão cíclica de eixo em quadratura.




Fig. 3-34 - Razão cíclica do eixo α e razão cíclica do eixo β .

Observa-se que no plano αβ estas variáveis percorrem uma trajetória circular.




Fig. 3-35 - Plano de fase para a razão cíclica do eixo α e razão cíclica do eixo β .

As razões cíclicas das fases A, B e C são mostradas na Fig. 3-36, verificando-se o mesmo formato do sinal teórico mostrado na Fig. 3-11.




Fig. 3-36 - Razões cíclicas para as fases A, B, e C.

A Fig. 3-37 mostra os sinais de comando dos interruptores superiores de cada braço conectados às fases A, B e C para os setores definidos anteriormente. O formato e a evolução dos sinais de comando são semelhantes aos sinais apresentados na Tabela 3.8.




Fig. 3-37 - Sinais de comando dos interruptores em cada um dos sub-setores.

A Tabela 3.12 apresenta uma comparação entre resultados teóricos e de simulação para as grandezas relacionadas com o projeto do estágio de potência.


Tabela 3.12 – Comparação entre resultados teóricos e de simulação.

		Valores	Valores Obtidos
		Teóricos	por Simulação
To	ensão de saída \Rightarrow V_{O}	400 V	400 V
	otência de saída ⇒ P _O	20 kW	20 kW
	mento do conversor $\Rightarrow \eta$	95%	93,5%
tensão d	tensão de saída (porcentagem da le saída nominal) $\Rightarrow \Delta V_0\%$	0,5%	0,5%
	eficaz no capacitor $\Rightarrow I_{\text{CO}_{\text{EF}}}$	31,9 A	33,39 A
Corrente	de pico no capacitor $\Rightarrow I_{CO_P}$	50 A	50 A
-	corrente de fase (porcentagem da rente de pico) $\Rightarrow \Delta I\%$	10%	9,1%
Corrente 1	média no interruptor $\Rightarrow I_{S_{MED}}$	14,65 A	16,82 A
Corrente	eficaz no interruptor $\Rightarrow I_{S_{EF}}$	25,41 A	30,82 A
Corrente	de pico no interruptor $\Rightarrow I_{S_p}$	82 A	82 A
Tensão d	e pico no interruptor $\Rightarrow V_{S_p}$	400 V	400 V
Corrente	e de pico no indutor $\Rightarrow I_{L_p}$	82 A	82 A
	te eficaz no indutor $\Rightarrow I_{L_{EF}}$	55,25 A	56 A
Corrente	e média no indutor $\Rightarrow I_{L_{MED}}$	0	0
Tensão	de pico no indutor $\Rightarrow V_{L_P}$	223,3 V	237 V
	Corrente de pico \Rightarrow I_{DI12_p}	82 A	85 A
Diadas D	Corrente média $\Rightarrow I_{DI12_{MED}}$	17,54 A	17,28 A
Diodos D _{I12}	Corrente eficaz $\Rightarrow I_{DI12_{EF}}$	34,56 A	33 A
	Tensão de pico $\Rightarrow V_{D112_p}$	400 V	400 V
	Corrente de pico $\Rightarrow I_{DI34_p}$	82 A	85 A
Diadas D	Corrente média $\Rightarrow I_{DI34_{MED}}$	24,87 A	25,27 A
Diodos D _{I34}	Corrente eficaz $\Rightarrow I_{DI34_{EF}}$	39 A	39,81 A
	Tensão de pico \Rightarrow V_{DI34_p}	400 V	400 V
	Corrente de pico $\Rightarrow I_{DI56_p}$	82 A	82 A
Diade - D	Corrente média $\Rightarrow I_{DI56_{MED}}$	7,32 A	8,46 A
Diodos D _{I56}	Corrente eficaz $\Rightarrow I_{DI56_{EF}}$	17,89 A	21,87 A
	Tensão de pico \Rightarrow V_{DI56_P}	400 V	400 V

Os valores apresentados na Tabela 3.12 confirmam a validade da metodologia de projeto para o estágio de potência.

A Fig. 3-38 apresenta uma comparação entre a corrente no interruptor S_A para um retificador com a aplicação da primeira seqüência de vetores proposta e da seqüência de vetores apresentada na Tabela 3.9.

Observa-se que a corrente no interruptor não se anula no intervalo em que a corrente da respectiva fase possui maior amplitude, quando é utilizada a segunda sequência de vetores proposta.



a) Primeira sequência de vetores.

b) Sequência de vetores da Tabela 3.9.

Fig. 3-38 – Corrente no interruptor S_A .

3.7. Conclusão

Foi aplicada a técnica de modulação vetorial ao retificador trifásico PWM unidirecional Y_1. Para isto, foi realizada uma análise da estrutura para verificar os possíveis vetores e os sinais de comando necessários para a implementação dos mesmos.

Foi proposta uma sequência de vetores que minimiza o número de comutações dos interruptores e calculados os intervalos de aplicação destes vetores.

Os resultados da aplicação das técnicas de controle e modulação vetorial foram verificados por simulação, em que se observou a validade do emprego destas técnicas e da utilização da modelagem desenvolvida no Capítulo 2, para ambos os retificadores.

Como principal diferença entre a aplicação da modulação vetorial para o retificador unidirecional e para o retificador bidirecional, destaca-se o fato que para a análise dos vetores disponíveis é necessário considerar o sentido das correntes de entrada e assim definir os sinais de comando dos interruptores. Com a metodologia proposta, não é necessário a identificação dos setores dos vetores, apenas impõe-se os setores de corrente, a partir das tensões de entrada para obter-se tensões e correntes em fase.

Capítulo 4 - Modulação Vetorial Aplicada ao Retificador Trifásico PWM Unidirecional de Dois Níveis Δ_1

4.1. Introdução

Neste capítulo a modulação vetorial é aplicada ao retificador trifásico PWM unidirecional de dois níveis Δ _1 [31-32][56].

Além da modulação, será realizada a análise deste retificador apresentando suas etapas de operação, estratégia de controle e dimensionamento do estágio de potência. Esta análise é necessária, pois nas referências que tratam deste conversor, [31] e [32], não são apresentados detalhes sobre o funcionamento, controle e modulação do mesmo.

Os conceitos sobre modelagem e controle de retificadores estudados nos capítulos anteriores serão adaptados a esta estrutura.

Os resultados da aplicação das estratégias de modulação e controle serão verificados através de simulações computacionais.

A Fig. 4-1 mostra a topologia do retificador trifásico PWM unidirecional de dois níveis Δ_1 com elevado fator de potência.




Fig. 4-1 – Retificador trifásico PWM unidirecional de dois níveis Δ_1 .

Neste caso, são definidos os mesmos seis setores simétricos A+, B-, C+, A-, B+ e C- em um período de rede, com um intervalo de duração de 60°, os quais estão caracterizados na Fig. 3.2.

Também é utilizada a simetria entre setores que permite estender a análise realizada em um setor específico para outros setores, considerando-se os sentidos das correntes em cada uma das fases.

4.2. Etapas de Operação

Este conversor apresenta três interruptores comandados com dois estados possíveis (aberto ou fechado), sendo que para um determinado setor são possíveis oito etapas de operação.

Quando os três interruptores estão bloqueados, o potencial dos pontos A, B e C depende do sentido das correntes nas respectivas fases. Para que haja circulação direta de corrente de uma fase para outra, sem circular corrente pela carga, apenas um dos três interruptores precisa ser comandado a conduzir, enquanto que no retificador Y_1 era necessário que dois interruptores estivessem conduzindo.

As etapas de operação para o Setor A+ são mostradas na figura Fig. 4-2, em que se observa a existência de quatro estados equivalentes (Etapas 1, 2, 3 e 6). Também é observada a equivalência entre as etapas 7 e 8.

Pela simetria que este conversor apresenta, é definida a equivalência entre os componentes do sistema para a análise do conversor:

- $L \Rightarrow L_A, L_B e L_C$;
- $S \Rightarrow S_A, S_B e S_C;$
- $D_{I12} \Rightarrow D_{A1}, D_{A2}, D_{B1}, D_{B2}, D_{C1} e D_{C2};$
- $D_{13456} \Rightarrow D_{A3}, D_{A4}, D_{B3}, D_{B4}, D_{C3}, D_{C4}, D_{A5}, D_{A6}, D_{B5}, D_{B6}, D_{C5} e D_{C6}.$

Será utilizado um representante de cada grupo para o dimensionamento do estágio de potência que será detalhado no Anexo D e a análise das formas de onda da estrutura.




Fig. 4-2 – Etapas de operação.

4.3. Modulação Vetorial

4.3.1. Vetores Disponíveis

Da análise da estrutura da Fig. 4-1 verifica-se a possibilidade de utilização de sete vetores possíveis para representar os estados topológicos do conversor, como mostrado na Tabela 4.1.

Para este retificador, a definição dos vetores é feita de forma diferenciada dos retificadores estudados anteriormente, pois para obtenção do vetor nulo é necessário que dois dos três interruptores estejam conduzindo para que as tensões de linha sejam iguais a zero.

Vetor	Ponto A	Ponto B	Ponto C	V_{AB}	V_{BC}	V_{CA}
$\overrightarrow{V_0}$ (0 0 0)		A = B = C		0	0	0
\overrightarrow{V}_1 (1 0 0)	Р	N	N	$+V_{O}$	0	-V _O
\overrightarrow{V}_2 (1 1 0)	Р	Р	N	0	$+V_{O}$	-V _O
\vec{V}_3 (0 1 0)	N	Р	N	-V _O	$+V_{O}$	0
$\overrightarrow{V_4}$ (0 1 1)	N	Р	Р	-V _O	0	+V _O
$\overrightarrow{V_5}$ (0 0 1)	N	N	Р	0	-V _O	+V _O
\overrightarrow{V}_6 (1 0 1)	Р	N	Р	$+V_{O}$	-V _O	0

Tabela 4.1 - Vetores possíveis.

Na implementação dos vetores disponíveis deve-se considerar os sentidos das correntes que circulam pelas fases A, B e C. Supondo que as correntes estejam em fase com as respectivas tensões, utiliza-se o mesmo diagrama usado na análise do retificador unidirecional Y_1 conforme a Fig. 4-3.




Fig. 4-3 - Representação espacial dos vetores disponíveis e definição dos sub-setores.

Analisando o sub-setor SS1A, observa-se que nesta região a corrente de maior intensidade é a da fase A, que é positiva, assim as correntes das fases B e C são negativas e os vetores a serem sintetizados são os vetores $\overrightarrow{V_0}$, $\overrightarrow{V_1}$ e $\overrightarrow{V_2}$ (vetores vizinhos ao setor 1).

Para estes sentidos de corrente o vetor $\overrightarrow{V_1}$ pode ser realizado nas etapas 7 e 8 mostradas na Fig. 4-2. O vetor $\overrightarrow{V_2}$ é realizado na etapa 4 mostrada na Fig. 4-2.

O vetor nulo é obtido com a condução de dois dos três interruptores (etapas 1, 2, 3 e 6 da Fig. 4-2). Neste caso, não existe a situação em que os pontos A, B e C estão conectados ao ponto P ou ao ponto N, então a definição dos vetores nulos também é feita de forma diferenciada em relação ao retificador bidirecional, sendo utilizado apenas um vetor nulo, para o caso em que os pontos A, B e C estão conectados.

Na determinação dos sinais de comando adotou-se uma lógica que considera fechado o interruptor conectado ao braço ligado à corrente de maior intensidade para a implementação do vetor nulo, sendo que um dos outros dois interruptores fica aberto durante todo o intervalo de duração do setor.

Assim, os sinais de comando utilizados para implementação destes vetores são mostrados na Tabela 4.2

Vetor	S_{A}	S_{B}	S_{C}
\overrightarrow{V}_1 (1 0 0)	Aberto	Aberto	Aberto
$\overrightarrow{\overline{V_2}}$ (1 1 0)	Fechado	Aberto	Aberto
$\overrightarrow{\overline{V_0}}$ (0 0 0) *	Fechado	Aberto	Fechado

Tabela 4.2 – Sinais de comando para o sub-setor SS1A.

Para o sub-setor SS1C, a corrente de maior módulo é a da fase C, que é negativa, sendo as correntes da fase B e da fase C positivas. Os vetores a serem sintetizados são os mesmos do caso anterior, ou seja, os vetores $\overrightarrow{V_0}$, $\overrightarrow{V_1}$ e $\overrightarrow{V_2}$.

Para estes sinais de corrente o vetor $\overrightarrow{V_i}$ é realizado na etapa mostrada na Fig. 4-4.




Fig. 4-4 - Realização do vetor $\overrightarrow{V}_{\!_1}$ para o sub-setor SS1C.

De forma semelhante, o vetor $\overrightarrow{V_2}$ é realizado na etapa mostrada na Fig. 4-5.




Fig. 4-5 - Realização do vetor $\overrightarrow{V_2}$ para o sub-setor SS1C.

^{*} Poderia ser utilizada outra combinação de sinais de comando em que dois interruptores estivessem fechados.

O vetor nulo também é obtido com a condução de dois dos três interruptores. Assim, os sinais de comando utilizados para implementação destes vetores são mostrados na Tabela 4.3.

Tabela 4.3 – Sinais de comando para o sub-setor SS1C.

Vetor	S_A	S_{B}	S_{C}
\overrightarrow{V}_1 (1 0 0)	Aberto	Fechado	Aberto
$\overrightarrow{V_2}$ (1 1 0)	Aberto	Aberto	Aberto
V ₀ (0 0 0) *	Aberto	Fechado	Fechado

^{*} Poderia ser utilizada outra combinação de sinais de comando em que dois interruptores estivessem fechados.

Estendendo este resultado para os outros sub-setores têm-se os resultados apresentados na Tabela 4.4.

Tabela 4.4 – Sinais de comando para outros sub-setores.

Sub-Setor	Vetor	S_A	S_{B}	S_{C}
	V ₃ (0 1 0)	Aberto	Aberto	Fechado
SS2C	V ₂ (1 1 0)	Aberto	Aberto	Aberto
	V ₀ (0 0 0) *	Aberto	Fechado	Fechado
	V ₃ (010)	Aberto	Aberto	Aberto
SS2B	\overrightarrow{V}_2 (1 1 0)	Fechado	Aberto	Aberto
	V ₀ (0 0 0) *	Fechado	Fechado	Aberto
	V ₄ (0 1 1)	Aberto	Fechado	Aberto
SS3B	\overrightarrow{V}_3 (0 1 0)	Aberto	Aberto	Aberto
	V ₀ (0 0 0) *	Fechado	Fechado	Aberto
	V ₄ (0 1 1)	Aberto	Aberto	Aberto
SS3A	V ₃ (0 1 0)	Aberto	Aberto	Fechado
	V ₀ (0 0 0) *	Fechado	Aberto	Fechado
	V ₅ (0 0 1)	Fechado	Aberto	Aberto
SS4A	V ₄ (0 1 1)	Aberto	Aberto	Aberto
	V ₀ (0 0 0) *	Fechado	Aberto	Fechado

Sub-Setor	Vetor	S_A	S_B	S_{C}
	V ₅ (0 0 1)	Aberto	Aberto	Aberto
SS4C	V ₄ (0 1 1)	Aberto	Fechado	Aberto
	V ₀ (0 0 0) *	Aberto	Fechado	Fechado
	V ₆ (101)	Aberto	Aberto	Fechado
SS5C	V ₅ (0 0 1)	Aberto	Aberto	Aberto
	V ₀ (0 0 0) *	Aberto	Fechado	Fechado
	V ₆ (101)	Aberto	Aberto	Aberto
SS5B	V ₅ (0 0 1)	Fechado	Aberto	Aberto
	V ₀ (0 0 0) *	Fechado	Fechado	Aberto
	V ₁ (100)	Aberto	Fechado	Aberto
SS6B	V ₆ (101)	Aberto	Aberto	Aberto
	V ₀ (0 0 0) *	Fechado	Fechado	Aberto
	\overrightarrow{V}_1 (100)	Aberto	Aberto	Aberto
SS6A	V ₆ (101)	Aberto	Aberto	Fechado
	V ₀ (0 0 0) *	Fechado	Aberto	Fechado

Tabela 4.4 - Sinais de comando para outros sub-setores (Continuação).

4.3.2. Seqüência de Vetores e Sinais de Comando para os Sub-Setores

A partir dos resultados da Tabela 4.4 foram determinadas as seqüências dos vetores a serem utilizados e as respectivas razões cíclicas de cada uma das fases para cada um dos sub-setores.

As sequências de vetores foram escolhidas de forma que, nos três interruptores, o nível do sinal de comando no início do período de comutação fosse o mesmo do final deste período, objetivando minimizar o número de comutações nos interruptores.

Para o Sub-Setor SS1A a sequência de vetores proposta é $\overrightarrow{V_1} \overrightarrow{V_2} \overrightarrow{V_0} \overrightarrow{V_2} \overrightarrow{V_1}$, resultando nos sinais de comando mostrados na Fig. 4-6.

^{*} Poderiam ser utilizadas outras combinações de sinais de comando em que dois interruptores estivessem fechados.




Fig. 4-6 - Sinais de comando para o sub-setor SS1A.

Com isso, os intervalos para os comandos dos interruptores são dados pela expressão (4.1).

$$\begin{cases}
T_{A} = T_{0} + T_{2} \\
T_{B} = 0 \\
T_{C} = T_{0}
\end{cases}$$
(4.1)

Utilizando as projeções dos vetores (capítulo 2) para o respectivo setor, determinase o valor das razões cíclicas das três fases em função das razões D_{α} e D_{β} (4.2).

$$\begin{cases} D_{A} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta} \\ D_{B} = 0 \\ D_{C} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \end{cases}$$

$$(4.2)$$

Considerando o Sub-Setor SS1C, a seqüência de vetores proposta para este subsetor é $\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}$, resultando nos sinais de comando mostrados na Fig. 4-7.




Fig. 4-7 - Sinais de comando para o sub-setor SS1C.

Assim, os intervalos para os comandos dos interruptores para este sub-setor são dados pela expressão (4.3).

$$\begin{cases} T_{A} = 0 \\ T_{B} = T_{0} + T_{1} \\ T_{C} = T_{0} \end{cases}$$
(4.3)

As razões cíclicas das três fases em função das razões D_{α} e D_{β} são dadas por (4.4).

$$\begin{cases} D_{A} = 0 \\ D_{B} = 1 - \sqrt{2} \cdot D_{\beta} \\ D_{C} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta} \end{cases}$$

$$(4.4)$$

Para os outros sub-setores têm-se as seqüências de vetores mostradas na Tabela 4.5.

Sub-Setor SS2C	$\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_2}$
Sub-Setor SS2B	$\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_3}$
Sub-Setor SS3B	$\overrightarrow{V_3}\overrightarrow{V_4}\overrightarrow{V_0}\overrightarrow{V_4}\overrightarrow{V_3}$
Sub-Setor SS3A	$\overrightarrow{V_4}\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_4}$
Sub-Setor SS4A	$\overrightarrow{V_4}\overrightarrow{V_5}\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_4}$
Sub-Setor SS4C	$\overrightarrow{V_5}\overrightarrow{V_4}\overrightarrow{V_0}\overrightarrow{V_4}\overrightarrow{V_5}$

Tabela 4.5 – Seqüência de vetores para outros Sub-Setores.

Sub-Setor SS5C	$\overrightarrow{V_5}\overrightarrow{V_6}\overrightarrow{V_0}\overrightarrow{V_6}\overrightarrow{V_5}$
Sub-Setor SS5B	$\overrightarrow{V_6}\overrightarrow{V_5}\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_6}$
Sub-Setor SS6B	$\overrightarrow{V_6}\overrightarrow{V_1}\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_6}$
Sub-Setor SS6A	$\overrightarrow{V_1}\overrightarrow{V_6}\overrightarrow{V_0}\overrightarrow{V_6}\overrightarrow{V_1}$

Tabela 4.5 - Sequência de vetores para outros sub-setores (Continuação).

Para os outros sub-setores têm-se as expressões para as razões cíclicas das três fases em função das razões D_{α} e D_{β} mostradas na Tabela 4.6.

Tabela 4.6 – Razões cíclicas das três fases em função das razões D_{α} e D_{β} para os sub-setores.

Sub-Setor SS6A e Sub-Setor SS1A	$D_{A} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 0$ $D_{C} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$
Sub-Setor SS1C e Sub-Setor SS2C	$D_{A} = 0$ $D_{B} = 1 - \sqrt{2} \cdot D_{\beta}$ $D_{C} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$
Sub-Setor SS2B e Sub-Setor SS3B	$D_{A} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 1 - \sqrt{2} \cdot D_{\beta}$ $D_{C} = 0$
Sub-Setor SS3A e Sub-Setor SS4A	$D_{A} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 0$ $D_{C} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$
Sub-Setor SS4C e Sub-Setor SS5C	$D_{A} = 0$ $D_{B} = 1 + \sqrt{2} \cdot D_{\beta}$ $D_{C} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$
Sub-Setor SS5B e Sub-Setor SS6B	$D_{A} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B} = 1 + \sqrt{2} \cdot D_{\beta}$ $D_{C} = 0$

Neste caso, também se observa que as expressões que caracterizam as razões cíclicas dentro de um determinado setor de corrente são as mesmas para ambos os setores dos vetores, assim, não há a necessidade de se identificar os setores dos vetores.

A Fig. 4-8 mostra a razão cíclica para a fase A em um período de rede, sendo que para as outras fases, as razões cíclicas têm o mesmo formato e estão defasadas de $\pm 120^{\circ}$. Neste caso, considerou-se $D_d = 0.359$ e $D_q = 0.076$.




Fig. 4-8 - Razão cíclica para a fase A.

A Tabela 4.7 mostra a evolução dos sinais de comando em um período de chaveamento para cada um dos sub-setores em um semi-período da rede, quando se utiliza a modulação vetorial com o equacionamento desenvolvido nesta seção. São mostrados os sinais de comando para a seqüência de sub-setores 2C, 1C, 1A, 6A, 6B e 5B, sendo que os mesmos se repetem para a seqüência 5C, 4C, 4A, 3A, 3B e 2B.

Observa-se que um dos interruptores está sempre bloqueado e que cada um dos outros dois interruptores é comandado a conduzir e bloquear apenas uma vez em cada período de comutação. Desta forma, o número de comutações dos interruptores para a implementação destes vetores é mínimo.

Neste caso, a distribuição dos sinais de comando e dos vetores também é simétrica em relação à metade do período de comutação e no início e fim da cada período de comutação, os interruptores estão bloqueados.

Sub-Setor 2C **Sub-Setor 1C** Sub-Setor 6A **Sub-Setor 1A Sub-Setor 6B Sub-Setor 5B** \vec{V}_3 (0 1 0) \vec{V}_3 (0 1 0) $(1\ 1\ 0)_{\vec{V}_2}$ $(1\ 1\ 0)_{\vec{V}_2}$ \vec{V}_{3} (0 1 0) $(1\ 1\ 0)_{\vec{V}_2}$ \vec{V}_{3} (0 1 0) $(1\ 1\ 0)_{\vec{V}_2}$ $(1\ 1\ 0)_{\vec{V}_2}$ \vec{V}_{3} (0 1 0) \vec{V}_3 (0 1 0) (100) (011) (100) (011) (100) (011) (1 0 0) (0 1 1) (100) (0 1 1) \overrightarrow{V}_4 \vec{V}_4 V₅ (001) V₅ (0 0 1) V₅ (0 0 1) (1 0 1) V₆ (1 0 1) V₆ V₅ (0 0 1) (1 0 1) V₆ (1 0 1) V₆ V₅ (0 0 1) V₅ (0 0 1) (1 0 1) V₆ $(1\ 0\ 1)$ \vec{V}_6 (100) (101) $\begin{array}{cccc} \vec{V}_0 & \vec{V}_6 & \vec{V}_1 \\ (0\ 0\ 0) & (1\ 0\ 1) & (1\ 0\ 0) \end{array}$

Tabela 4.7 - Evolução dos sinais de comando em cada um dos sub-setores em meio período da rede.

4.4. Dimensionamento do Estágio de Potência

O dimensionamento do estágio de potência será desenvolvido considerando a estratégia de modulação da seção 4.3 e as expressões desenvolvidas no Anexo D.

Apresentam-se nas seções que seguem, os cálculos para o dimensionamento dos indutores de entrada, do capacitor de saída e dos esforços de tensão e corrente nos semicondutores, considerando-se as especificações de projeto apresentadas na Tabela 3.9.

4.4.1. Dimensionamento dos Indutores de Entrada

Valor da indutância:

$$L = \frac{3 \cdot \eta \cdot V_{P}^{2} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{f_{S} \cdot \Delta I \% \cdot 4 \cdot P_{O} \cdot V_{O}} = 790 \ \mu H$$

$$(4.5)$$

• Corrente eficaz no indutor:

$$I_{L_{EF}} = \frac{\sqrt{2} \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} = 55,25 \text{ A}$$
 (4.6)

Corrente de pico no indutor:

$$I_{L_p} = \frac{2 \cdot P_O}{3 \cdot \eta \cdot V_p} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 82 \text{ A}$$
 (4.7)

• Corrente média no indutor:

$$I_{L_{MFD}} = 0 (4.8)$$

• Tensão de pico no indutor:

$$V_{L_p} = \frac{V_p}{2} + \frac{V_O}{3} = 223.3 \text{ V}$$
 (4.9)

4.4.2. Dimensionamento do Capacitor de Saída

• Valor da capacitância:

$$C_{O} = \frac{P_{O} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{2 \cdot f_{S} \cdot V_{O}^{3} \cdot \Delta V_{O}\%} = 816 \ \mu F$$
 (4.10)

• Corrente eficaz no capacitor:

$$I_{CO_{EF}} = \frac{P_O}{V_O} \cdot \sqrt{\frac{0.613 \cdot V_O - 2 \cdot \eta \cdot V_P}{\eta^2 \cdot V_P} + 1} = 31.9 \text{ A}$$
 (4.11)

Corrente de pico no capacitor:

$$I_{CO_P} = \frac{P_O}{V_O} = 50 \text{ A}$$
 (4.12)

Corrente média no capacitor:

$$I_{CO_{MED}} = 0 (4.13)$$

• Tensão no capacitor:

$$V_{\text{CO}_{\text{FF}}} \cong V_{\text{CO}_{\text{MFD}}} = 400 \text{ V} \tag{4.14}$$

4.4.3. Dimensionamento dos Interruptores

Corrente eficaz no interruptor:

$$I_{S_{EF}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \sqrt{\frac{0.087 \cdot V_{O} - 0.141 \cdot V_{P}}{V_{O}}} = 17,95 \text{ A}$$
(4.15)

• Corrente de pico no interruptor:

$$I_{S_p} = \frac{\sqrt{3}}{2} \cdot I_p = 67.5 \text{ A}$$
 (4.16)

Corrente média no interruptor:

$$I_{S_{MED}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \left(\frac{0.212 \cdot V_{O} - 0.333 \cdot V_{P}}{V_{O}}\right) = 7.27 \text{ A}$$
 (4.17)

• Tensão de pico no interruptor:

$$V_{S_p} \cong V_O = 400 V \ V_{S_p} \cong V_O = 400 V$$
 (4.18)

4.4.4. Dimensionamento dos Diodos D₁₃₄₅₆

• Corrente eficaz nos diodos D_{I3456}:

$$I_{DI3456_{EF}} = \frac{P_O}{\eta \cdot V_P} \cdot \sqrt{\frac{0,043 \cdot V_O - 0,027 \cdot V_P}{V_O}} = 20,45 \text{ A}$$
 (4.19)

• Corrente de pico nos diodos D_{I3456}:

$$I_{Di3456_{p}} = \frac{\sqrt{3}}{2} \cdot I_{p} = 67.5 \text{ A}$$
 (4.20)

• Corrente média nos diodos D_{I3456}:

$$I_{DI3456_{MED}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \left(\frac{0,106 \cdot V_{O} + 0,004 \cdot V_{P}}{V_{O}}\right) = 12,18 \text{ A}$$
(4.21)

Tensão de pico nos diodos D_{I3456}:

$$V_{D13456_p} \cong V_O = 400 \text{ V}$$
 (4.22)

4.4.5. Dimensionamento dos Diodos D₁₁₂

• Corrente eficaz nos diodos D_{I12}:

$$I_{DI12_{EF}} = \frac{P_O}{\eta \cdot V_P} \cdot \sqrt{\frac{0.085 \cdot V_P}{V_O}} = 22,87 \text{ A}$$
 (4.23)

• Corrente de pico nos diodos D₁₁₂:

$$I_{DI12_p} = \frac{I_p}{2} = 41 \text{ A} \tag{4.24}$$

• Corrente média nos diodos D_{I12}:

$$I_{DI12_{MED}} = \frac{P_O}{\eta \cdot 3 \cdot V_O} = 17,54 \text{ A}$$
 (4.25)

• Tensão de pico nos diodos D_{I12}:

$$V_{DI12_p} \cong V_O = 400 \text{ V} \tag{4.26}$$

4.5. Modelagem e Controle

4.5.1. Modelagem do Retificador

Para a obtenção dos modelos do retificador, o retificador unidirecional Δ_1 será representado através da estrutura da Fig. 4-9, que é a mesma utilizada nos casos anteriores.

Os sinais de comando apropriados para os interruptores possibilitam a obtenção dos estados topológicos relacionados com as diferenças de potencial verificadas na Tabela 4.1.




Fig. 4-9 - Circuito simplificado do conversor CA-CC trifásico.

Para o retificador trifásico unidirecional Δ_1 , os estados topológicos do conversor também dependem dos sentidos das correntes de entrada. As relações entre os comandos para obtenção dos estados topológicos equivalentes da estrutura da Fig. 4-1 e da estrutura da Fig. 4-9 são mostrados na Tabela 4.8 para os sub-setores SS1A e SS1C.

Tabela 4.8 - Relações entre os comandos da estrutura da Fig. 4-9 e da estrutura da Fig. 4-1.

Estrutura da Fig. 4-9		Estrutura da Fig. 4-1			
	Estitutu da 11g. 19	S_A	S_{B}	S_{C}	
Sub-Setor SS1A	$D_{A}(t) = 1, D_{B}(t) = 0 e D_{C}(t) = 0$	Aberto	Aberto ou Fechado	Aberto	
	$D_{A}(t) = 1$, $D_{B}(t) = 1$ e $D_{C}(t) = 0$	Fechado	Aberto	Aberto	
	$D_{A}(t) = D_{B}(t) = D_{C}(t)$	Dois ou Três Interruptores Fechado			
Sub-Setor SS1C	$D_{A}(t) = 1$, $D_{B}(t) = 0$ e $D_{C}(t) = 0$	Aberto	Fechado	Aberto	
	$D_{A}(t) = 1$, $D_{B}(t) = 1$ e $D_{C}(t) = 0$	Aberto ou Fechado	Aberto	Aberto	
	$D_{A}(t) = D_{B}(t) = D_{C}(t)$	Dois ou Três Interruptores Fechados			

As relações para outros sub-setores podem ser obtidas através dos resultados da Tabela 4.4.

Utilizando a estratégia de modulação da seção 4.3, que permite a equivalência entre as estruturas, consideram-se os mesmos modelos desenvolvidos no Capítulo 2, aplicando as mesmas transformações de variáveis e desacoplamento.

Para os retificadores unidirecionais devem ser consideradas restrições para a aplicação destes modelos, como por exemplo, a operação com valores de I_d negativo (modo inversor) e faixa de variação de I_q .

4.5.2. Estratégia de Controle e Projeto dos Controladores

A estrutura de controle vetorial é a mesma apresentada no capítulo 2, sendo o sistema de controle representado pelo diagrama da Fig. 4-10.




Fig. 4-10 - Diagrama do controle utilizado.

O projeto dos controladores para este conversor será feito utilizando-se os parâmetros apresentados na Tabela 2.10.

Como se consideram os mesmos parâmetros e os mesmos modelos utilizados para o retificador Y_1, utiliza-se os mesmos controladores projetados no capítulo 3.

4.6. Resultados de Simulação

A verificação da aplicação da modulação vetorial ao retificador trifásico PWM unidirecional conectado em Δ foi realizada através de simulação digital. Os parâmetros utilizados nesta simulação são apresentados na Tabela 2.9.

4.6.1. Simulações em Malha Aberta

Foram realizadas simulações em malha aberta com o objetivo de validar a modelagem apresentada na seção 2.3.1.

De forma semelhante ao que foi realizado nos capítulos 2 e 3, foi aplicado um degrau em D_{d} ' de 0,518 a 0,53 e D_{q} '= 0 considerando o desacoplamento das variáveis e observado o comportamento da corrente de eixo direto e da corrente de eixo em quadratura como mostrado na Fig. 4-11.





Fig. 4-11 - Corrente de eixo direto e corrente de eixo em quadratura com desacoplamento.

Os resultados da Fig. 4-11 mostram a eficiência do desacoplamento implementado e a mesma dinâmica e ganho apresentados quando da aplicação do degrau para o retificador bidirecional e para o retificador unidirecional Y_1.

No detalhe da Fig. 4-12 observa-se a mesma dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.44).



a) Simulação do retificador. b) Modelo matemático. Fig. 4-12 - Corrente de eixo direto para aplicação de degrau em D $_{\rm q}$ '.

Para a análise da malha de tensão foi aplicado um degrau em I_d de 97 A para 106,7 A no instante t=30 ms e observado o comportamento da tensão de saída como mostrado na Fig. 4-13 (a), observa-se na Fig. 4-13 (b) a mesma resposta dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.60), para o retificador bidirecional e para o retificador unidirecional Y_1 .





Fig. 4-13 - Tensão de saída para aplicação de degrau em I_{d} .

Desta forma justificam-se a utilização dos mesmos modelos para os projetos dos controladores das malhas de corrente e tensão para o retificador bidirecional, o retificador unidirecional Y_1 e o retificador unidirecional Δ_1 .

4.6.2. Simulações em Malha Fechada

A Fig. 4-14 mostra a resposta do sistema operando apenas com a malha de corrente e a aplicação de um degrau de referência na corrente de eixo direto de 97 A para 106,7 A no instante t = 10 ms. Verifica-se a mesma dinâmica apresentada quando se considera o sistema com os modelos matemáticos da planta e do controlador.



a) Simulação do retificador.

b) Modelo matemático.

Fig. 4-14 - Resposta ao de degrau de referência em I_d.

Os principais sinais relacionados com o funcionamento do sistema de controle completo a e modulação vetorial para o retificador trifásico PWM unidirecional Δ_1 são mostrados a seguir. O diagrama esquemático do circuito utilizado para a simulação e o "netlist" estão no Anexo C.

Na Fig. 4-15 observa-se tensão de saída regulada em um valor de 400 V com uma pequena ondulação de alta freqüência e a aplicação de um degrau de referência para 440 V em t = 30 ms. A Fig. 4-16 mostra a comparação desta resposta ao degrau com a resposta do modelo caracterizado pelas expressões (3.42) e (3.43).





Fig. 4-15 - Tensão de saída.



A Fig. 4-17 mostra correntes de entrada do retificador trifásico PWM unidirecional Δ_1 e a Fig. 4-18 mostra a tensão e a corrente em uma das fases, verificando-se a

Z_1 e u 11g. 1 10 mostru u tensuo e u contente em uma uus ruses, vermeunuo se u

característica de um sistema com elevado fator de potência.




Fig. 4-17 - Correntes nas fases A, B e C.




Fig. 4-18 - Tensão e corrente em uma das fases.

Na Fig. 4-19 são verificadas as amostras da corrente de eixo direto e a corrente de eixo em quadratura, em que a componente de eixo em quadratura tem valor regulado em zero, indicando potência reativa nula.




Fig. 4-19 - Corrente de eixo direto e corrente de eixo em quadratura.

Na Fig. 4-20 são mostradas a razão cíclica de eixo direto e a razão cíclica de eixo em quadratura, sinais gerados pelos controladores de corrente.

As razões cíclicas dos eixos α e β são mostradas na Fig. 4-21 e na Fig. 4-22 é mostrado o plano de fase destas variáveis.




Fig. 4-20 - Razão cíclica de eixo direto e razão cíclica de eixo em quadratura.




Fig. 4-21 - Razão cíclica do eixo α e razão cíclica do eixo β .

Observa-se que no plano αβ estas variáveis percorrem uma trajetória circular.




Fig. 4-22 - Plano de fase para a razão cíclica do eixo α e razão cíclica do eixo β .

As razões cíclicas das fases A, B e C são mostradas na Fig. 4-23, verificando o mesmo formado do sinal teórico mostrado na Fig. 4-8.




Fig. 4-23 - Razões cíclicas para as fases A, B, e C.

A Fig. 4-24 mostra os sinais de comando dos interruptores superiores de cada braço conectados às fases A, B e C para os setores definidos anteriormente. O formato e a evolução dos sinais de comando são semelhantes aos apresentados na Tabela 4.7.





Fig. 4-24 - Sinais de comando dos interruptores em cada um dos sub-setores.

A Fig. 4-25 mostra as correntes na fase A e no interruptor S_A para o retificador unidirecional Δ_1 e para o retificador unidirecional Y_1 , onde se observa que o primeiro apresenta menor intervalo de condução para os interruptores.




a) Retificador unidirecional Δ_1 . b) Retificador unidirecional Y_1 . Fig. 4-25 - Corrente na fase A e no interruptor S_A para os retificadores unidirecionais.

4.6.3. Estágio de Potência

Nesta seção serão apresentados sinais relativos ao funcionamento do estágio de potência, para uma simulação com referência de tensão de saída constante.

A Fig. 4-26 mostra os detalhes do pico corrente indutor e do seu cruzamento por zero, a ondulação máxima apresentada é de 9,3%.





a) Pico de corrente no indutor.

b) Cruzamento por zero para a corrente no indutor.

Fig. 4-26 – Formas de onda de corrente para os indutores de entrada.


A Fig. 4-27 mostra a forma de tensão sobre o indutor e seu detalhe no pico com um valor de 239 V.






a) Tensão no indutor.
 b) Pico de tensão no
 Fig. 4-27 - Formas de onda de tensão para os indutores de entrada.

A Fig. 4-28 mostra a forma de corrente no capacitor de saída e seu detalhe no pico, com um valor máximo de 50 A.







a) Corrente no capacitor de saída.

b) Detalhe da corrente no capacitor.

Fig. 4-28 – Formas de onda de corrente para o capacitor de saída.

A Fig. 4-29 mostra a forma de tensão sobre o capacitor de saída e o detalhe da ondulação em alta frequência de 0,5% da tensão de saída (2 V).






a) Tensão no capacitor de saída.

b) Detalhe da tensão no capacitor.

Fig. 4-29 – Formas de onda de tensão para o capacitor de saída.

A Fig. 4-30 mostra a forma de corrente no Interruptor S_A e seu detalhe no pico, com um valor máximo de 67,3 A.



a) Corrente no interruptor S_A . b) Detalhe da Corrente no interruptor S_A . Fig. 4-30 – Formas de onda de corrente para interruptor S_A .

A Fig. 4-31 mostra a forma de tensão sobre o Interruptor S_A e seu detalhe com um valor máximo de aproximadamente $400~\rm{V}$.





Fig. 4-31 – Formas de onda de tensão para o interruptor S_A .

A Fig. 4-32 mostra a forma de corrente no Diodo D_{A1} e seu detalhe no pico, em que o valor máximo atingido é 42 A.



a) Corrente no diodo D_{A1} . b) Detalhe da corrente diodo D_{A1} . Fig. 4-32 – Formas de onda de corrente para o diodo D_{A1} .

A Fig. 4-33 mostra a forma de tensão sobre Diodo D_{A1} e seu detalhe na região em que atinge o valor reverso máximo de 400 V.






Fig. 4-33 – Formas de onda de tensão para o diodo $D_{\rm A1}$.

A Fig. 4-34 mostra a forma de corrente no Diodo D_{A3} e seu detalhe no pico, o valor máximo apresentado é de 68,3 A.



A Fig. 4-35 mostra a forma de tensão sobre o Diodo D_{A3} e seu detalhe na região em que atinge o valor reverso máximo de 400 V.



a) Tensão no diodo D_{A3} . b) Detalhe da tensão no diodo D_{A3} . Fig. 4-35 – Formas de onda de tensão para o diodo D_{A3} .

A Tabela 4.9 apresenta uma comparação entre resultados teóricos e de simulação para as grandezas relacionadas com o projeto do estágio de potência.

Tabela 4.9 – Comparação entre resultados teóricos e de simulação.

		Valores Teóricos	Valores Obtidos por Simulação	
Te	ensão de saída \Rightarrow $ m V_O$	400 V	400 V	
Po	tência de saída ⇒ P _O	20 kW	20 kW	
	mento do conversor $\Rightarrow \eta$	95%	94%	
tensão d	tensão de saída (porcentagem da e saída nominal) $\Rightarrow \Delta V_0\%$	0,5%	0,5%	
Corrente	eficaz no capacitor $\Rightarrow I_{CO_{EF}}$	31,9 A	33,19 A	
Corrente	de pico no capacitor $\Rightarrow I_{CO_p}$	50 A	50 A	
,	corrente de fase (porcentagem da rente de pico) $\Rightarrow \Delta I\%$	10%	9,3%	
Corrente i	média no interruptor $\Rightarrow I_{S_{MED}}$	7,27 A	8,41 A	
	eficaz no interruptor $\Rightarrow I_{S_{EF}}$	17,95 A	19,29 A	
Corrente	de pico no interruptor $\Rightarrow I_{S_p}$	67,5 A	67,3 A	
Tensão d	e pico no interruptor $\Rightarrow V_{S_p}$	400 V	400 V	
Corrente	e de pico no indutor $\Rightarrow I_{L_p}$	82 A	82 A	
Corrent	te eficaz no indutor $\Rightarrow I_{L_{EF}}$	55,25 A	55,8 A	
Corrente	e média no indutor $\Rightarrow I_{L_{\text{MED}}}$	0	0	
Tensão	$\text{de pico no indutor} \Rightarrow V_{_{L_p}}$	223,3 V	239 V	
	Corrente de pico $\Rightarrow I_{DI3456_p}$	67,5 A	68,3 A	
Diadas D	Corrente média $\Rightarrow I_{{ ext{DI3456}_{ ext{MED}}}}$	12,18 A	12,7 A	
Diodos D _{I3456}	Corrente eficaz $\Rightarrow I_{DI3456_{EF}}$	20,54 A	21,7 A	
	Tensão de pico \Rightarrow V_{DI3456_p}	400 V	400 V	
	Corrente de pico $\Rightarrow I_{DI12_P}$	41 A	42 A	
Diade- D	Corrente média $\Rightarrow I_{DI12_{MED}}$	17,54 A	17,0 A	
Diodos D _{I12}	Corrente eficaz $\Rightarrow I_{DI12_{EF}}$	22,84 A	23 A	
	Tensão de pico \Rightarrow V_{DI12_p}	400 V	400 V	

Os valores apresentados na Tabela 4.9 confirmam a validade da metodologia de projeto para o estágio de potência.

4.7. Conclusão

O retificador trifásico PWM unidirecional Δ_1 foi analisado e a ele foi aplicada a técnica de modulação vetorial.

Para isto, foi realizada uma análise da estrutura para verificar os possíveis vetores e os sinais de comando necessários para a implementação dos mesmos.

Foi proposta uma sequência de vetores que minimiza o número de comutações dos interruptores e foram calculados os intervalos de aplicação destes vetores.

Os resultados da aplicação das técnicas de controle e modulação vetorial foram verificados por simulação, em que se observou a validade do emprego destas técnicas e da utilização da modelagem desenvolvida no Capítulo 2 para os três retificadores estudados.

Como principal diferença entre a aplicação da modulação vetorial para o retificador unidirecional Δ_1 e para o retificador unidirecional Y_1 , destaca-se o fato que no primeiro caso, é possível escolher uma sequência de vetores de forma que um dos interruptores fique aberto durante o intervalo de duração de um setor. Com isto, têm-se uma diminuição das perdas de condução e de chaveamento para este interruptor.

A metodologia utilizada para aplicação da modulação vetorial ao retificador Δ_1 é a mesma empregada no retificador Y_1 .

Capítulo 5 - Modulação Vetorial Aplicada a Outros Retificadores Unidirecionais e Análise dos Resultados

5.1. Introdução

Neste capítulo a modulação vetorial é aplicada a outros retificadores trifásicos PWM unidirecionais de dois níveis.

Os conceitos sobre modelagem e controle de retificadores estudados nos capítulos anteriores serão adaptados a estas estruturas. Os resultados da aplicação das estratégias de modulação e controle serão verificados através de simulações computacionais.

É realizada uma generalização sobre a metodologia de aplicação da modulação vetorial a estes retificadores e das sequências de vetores propostas. É feita uma análise dos resultados da aplicação da modulação vetorial e do controle vetorial aos diversos retificadores unidirecionais estudados.

O efeito da aplicação de diferentes técnicas de modulação é verificado através da análise de rendimento dos retificadores.

5.2. Aplicação da Modulação Vetorial ao Retificador Unidirecional Y_2

A Fig. 5-1 mostra a topologia do retificador trifásico PWM unidirecional de dois níveis Y_2 [29]-[30] com elevado fator de potência.




Fig. 5-1 – Retificador unidirecional de dois níveis Y_2.

Neste caso, são consideradas mesmas características e regras de análise utilizadas no Capítulo 3. A estratégia de modulação e os controladores utilizados são os mesmos aplicados ao retificador unidirecional Y_1 apresentado no Capítulo 3.

A verificação da aplicação da modulação vetorial ao retificador trifásico PWM unidirecional Y_2 foi realizada através de simulação digital. Os parâmetros utilizados nesta simulação são apresentados na Tabela 2.11.

5.2.1. Simulações em Malha Aberta

Foram realizadas simulações em malha aberta com o objetivo de validar a modelagem apresentada na seção 2.3.1.

Foi aplicado um degrau em D_{d} de 0,518 a 0,53 e D_{q} = 0 no instante t = 30 ms, considerando o desacoplamento das variáveis e observado o comportamento da corrente de eixo direto e da corrente de eixo em quadratura como mostrado na Fig. 5-2.




Fig. 5-2 - Corrente de eixo direto e corrente de eixo em quadratura com desacoplamento.

Os resultados da Fig. 5-2 mostram que a estratégia de desacoplamento proposta nos capítulos anteriores também é válida para este retificador.

No detalhe da Fig. 5-3 observa-se a mesma dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.44).





Fig. 5-3 - Corrente de eixo direto para aplicação de degrau em D_q '.


Para a análise da malha de tensão foi aplicado um degrau em I_d de 97 A para 106,7 A no instante t=30 ms e observado o comportamento da tensão de saída como mostrado na Fig. 5-4 (a), onde se observa na Fig. 5-4 (b) a mesma resposta dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.60), para o retificador bidirecional e para outros retificadores unidirecionais.



Desta forma, justificam-se a utilização dos mesmos modelos e da mesma estratégia de modulação para ambos retificadores conectados em Y.

5.2.2. Simulações em Malha Fechada

A Fig. 5-5 mostra a resposta do sistema operando apenas com a malha de corrente e a aplicação de um degrau de referência na corrente de eixo direto de 97 A para 106,7 A no instante t = 10 ms. Verifica-se a mesma dinâmica apresentada quando se considera o sistema com os modelos matemáticos da planta e do controlador.



a) Simulação do retificador. b) Mode Fig. 5-5 - Resposta ao degrau de referência em $I_{\rm d}$.

Os principais sinais relacionados com o funcionamento do sistema de controle completo a e modulação vetorial para o retificador trifásico PWM unidirecional Y_2 são mostrados a seguir.

Na Fig. 5-6 observa-se tensão de saída regulada em um valor de 400 V com uma pequena ondulação de alta freqüência e a aplicação de um degrau de referência para 440 V em t = 30 ms. A Fig. 5-7 mostra a comparação desta resposta ao degrau com a resposta do modelo caracterizado pelas expressões (3.42) e (3.43).




Fig. 5-6 - Tensão de saída.

A Fig. 5-8 mostra correntes de entrada do retificador trifásico PWM unidirecional Y_2 e a Fig. 5-9 mostra a tensão e a corrente em uma das fases, verificando-se a característica de um sistema com elevado fator de potência.




Fig. 5-7 - Resposta ao degrau de referência em $V_{\rm O}$.




Fig. 5-8 - Correntes nas fases A, B e C.




Fig. 5-9 - Tensão e corrente em uma das fases.

A Fig. 5-10 apresenta as razões cíclicas das fases A, B e C, verificando o mesmo formato do sinal teórico mostrado na Fig. 3.11, utilizado para o conversor do Capítulo 3.




Fig. 5-10 - Razão cíclica para as fases A, B e C.

5.3. Aplicação da Modulação Vetorial ao Retificador Unidirecional Δ_2

A Fig. 5.11 mostra a topologia do retificador trifásico PWM unidirecional de dois níveis Δ_2 [29]-[30] com elevado fator de potência.




Fig. 5-11 – Retificador unidirecional de dois níveis Δ_2 .

Neste caso, são consideradas mesmas características e regras de análise utilizadas no Capítulo 4. A estratégia de modulação e os controladores utilizados são os mesmos aplicados ao retificador unidirecional Δ_1 apresentado no Capítulo 4.

A verificação da aplicação da modulação vetorial ao retificador trifásico PWM unidirecional Δ_2 foi realizada através de simulação digital. Os parâmetros utilizados nesta simulação são apresentados na Tabela 2.11.

5.3.1. Simulações em Malha Aberta

Foram realizadas simulações em malha aberta com o objetivo de validar a modelagem apresentada na seção 2.3.1.

Foi aplicado um degrau em D_{d} de 0,518 a 0,53 e D_{q} = 0 no instante t = 30 ms, considerando o desacoplamento das variáveis e observado o comportamento da corrente de eixo direto e da corrente de eixo em quadratura como mostrado na Fig. 5-12.





Fig. 5-12 - Corrente de eixo direto e corrente de eixo em quadratura com desacoplamento.


Os resultados da Fig. 5-12 mostram que o desacoplamento proposto também pode ser aplicado a este retificador.

No detalhe da Fig. 5-13 observa-se a mesma dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.44).



a) Simulação do retificador. b) Modelo matemático. Fig. 5-13 - Corrente de eixo direto para aplicação de degrau em D $_{\rm q}$ '.


Para a análise da malha de tensão foi aplicado um degrau em I_d de 97 A para 106,7 A no instante t=30 ms e observado o comportamento da tensão de saída como mostrado na Fig. 5-14 (a), onde se observa na Fig. 5-14 (b) a mesma resposta dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.60), para o retificador bidirecional e para outros retificadores unidirecionais.



Desta forma, justifica-se a utilização dos mesmos modelos e da mesma estratégia de modulação para ambos retificadores conectados em Δ .

5.3.2. Simulações em Malha Fechada

A Fig. 5-15 mostra a resposta do sistema operando apenas com a malha de corrente e a aplicação de um degrau de referência na corrente de eixo direto de 97 A para 106,7 A no instante t = 10 ms. Verifica-se a mesma dinâmica apresentada quando se considera o sistema com os modelos matemáticos da planta e do controlador.



a) Simulação do retificador.

b) Modelo matemático.

Fig. 5-15 - Resposta ao degrau de referência em I_d.

Os principais sinais relacionados com o funcionamento do sistema de controle completo a e modulação vetorial para o retificador trifásico PWM unidirecional Δ_2 são mostrados a seguir.

Na Fig. 5-16 observa-se tensão de saída regulada em um valor de 400 V com uma pequena ondulação de alta freqüência e a aplicação de um degrau de referência para 440 V em t = 30 ms. A Fig. 5-17 mostra a comparação desta resposta ao degrau com a resposta do modelo caracterizado pelas expressões (3.42) e (3.43).





Fig. 5-16 - Tensão de saída.

A Fig. 5-18 mostra correntes de entrada do retificador trifásico PWM unidirecional Δ_2 e a Fig. 5-19 mostra a tensão e a corrente em uma das fases, verificando-se a característica de um sistema com elevado fator de potência.






Fig. 5-18 – Correntes nas fases A, B e C.




Fig. 5-19 – Tensão e corrente em uma das fases.

1.0V
0.5V
SEL>>
0.5V

V(DA)/5

1.0V

V(DB)/5

1.0V

V(DB)/5

1.0V

V(DB)/5

1.0V

OS

A Fig. 5-20 apresenta as razões cíclicas das fases A, B e C, verificando o mesmo formato do sinal teórico mostrado na Fig. 4.8, utilizado para o conversor do Capítulo 4.

Fig. 5-20 – Razões cíclicas para as fases A, B e C.

Time

V(DC)/5

5.4. Aplicação da Modulação Vetorial aos Retificadores Unidirecionais Ponte_1 e Ponte_2

A Fig. 5-21 mostra a topologia do retificador trifásico PWM unidirecional de dois níveis Ponte_1 [23] com elevado fator de potência.




Fig. 5-21 – Retificador unidirecional de dois níveis Ponte_1.

5.4.1. Vetores Utilizados e Sinais de Comando

Para o retificador unidirecional de dois níveis Ponte_1, foram considerados os mesmos vetores disponíveis e a mesma simetria adotada para os outros retificadores já estudados.

A relação entre os sinais de comando dos interruptores e a formação dos vetores segue as seguintes regras:

- 1. Os interruptores do braço conectado à fase cuja corrente possui maior módulo (I_{MAX}) ficam abertos.
- 2. Quando $I_{MAX} > 0$ os interruptores inferiores do braço ficam abertos
- 3. Quando $I_{MAX} < 0$ os interruptores superiores do braço ficam abertos.
- 4. Quando I_{MAX} > 0 os interruptores superiores dos outros braços obedecem à regra de formação dos vetores em que para obter o valor um na respectiva posição, o interruptor deve estar fechado e para obter o valor zero, o interruptor deve estar aberto.
- 5. Quando I_{MAX} < 0 os interruptores inferiores dos outros braços obedecem a regra de formação dos vetores em que para obter o valor zero na respectiva posição, o interruptor deve estar fechado e para obter o valor um, o interruptor deve estar aberto.

Com isso, têm-se no máximo um interruptor conduzindo para a implementação dos vetores não nulos. Assim, as perdas de condução são reduzidas, quando comparadas com as perdas dos retificadores conectados em Y.

Para a implementação dos vetores nulos dois interruptores ficam fechados, obedecendo-se as regras 1, 2 e 3.

Os sinais de comando propostos para implementação destes vetores são mostrados na Tabela 5-1.

Tabela 5-1 – Sinais de comando para os setores.

Setor	Vetor	S_{A1}	S_{B1}	S_{C1}	S_{A2}	S_{B2}	S_{C2}
A+	\overrightarrow{V}_1 (1 0 0)	Aberto	Aberto	Aberto	Aberto	Aberto	Aberto
	V ₂ (1 1 0)	Aberto	Fechado	Aberto	Aberto	Aberto	Aberto
	V ₆ (1 0 1)	Aberto	Aberto	Fechado	Aberto	Aberto	Aberto
	V ₀ (0 0 0)	Aberto	Fechado	Fechado	Aberto	Aberto	Aberto
	\overrightarrow{V}_1 (1 0 0)	Aberto	Aberto	Aberto	Aberto	Fechado	Aberto
С-	V ₂ (1 1 0)	Aberto	Aberto	Aberto	Aberto	Aberto	Aberto
	V ₃ (0 1 0)	Aberto	Aberto	Aberto	Fechado	Aberto	Aberto
	V ₀ (0 0 0)	Aberto	Aberto	Aberto	Fechado	Fechado	Aberto
	V ₂ (1 1 0)	Fechado	Aberto	Aberto	Aberto	Aberto	Aberto
	V ₃ (0 1 0)	Aberto	Aberto	Aberto	Aberto	Aberto	Aberto
B+	V ₄ (0 1 1)	Aberto	Aberto	Fechado	Aberto	Aberto	Aberto
	$\overrightarrow{V_0}$ (0 0 0)	Fechado	Aberto	Fechado	Aberto	Aberto	Aberto
	V ₃ (0 1 0)	Aberto	Aberto	Aberto	Aberto	Aberto	Fechado
	V ₄ (0 1 1)	Aberto	Aberto	Aberto	Aberto	Aberto	Aberto
A–	V ₅ (0 0 1)	Aberto	Aberto	Aberto	Aberto	Fechado	Aberto
	$\overrightarrow{V_0}$ (0 0 0)	Aberto	Aberto	Aberto	Aberto	Fechado	Fechado
	V ₄ (0 1 1)	Aberto	Fechado	Aberto	Aberto	Aberto	Aberto
C+	V ₄ (0 1 1)	Aberto	Aberto	Aberto	Aberto	Aberto	Aberto
	V ₅ (0 0 1)	Fechado	Aberto	Aberto	Aberto	Aberto	Aberto
	V ₀ (0 0 0)	Fechado	Fechado	Aberto	Aberto	Aberto	Aberto
	\overrightarrow{V}_5 (0 0 1)	Aberto	Aberto	Aberto	Aberto	Aberto	Aberto
В-	V ₆ (1 0 1)	Aberto	Aberto	Aberto	Fechado	Aberto	Aberto
	V ₁ (1 0 0)	Aberto	Aberto	Aberto	Aberto	Aberto	Fechado
	$\overrightarrow{V_0}$ (0 0 0)	Aberto	Aberto	Aberto	Fechado	Aberto	Fechado
				l			

5.4.2. Seqüência de Vetores e Sinais de Comando Para os Sub-Setores

As sequências de vetores propostas para todos os sub-setores são apresentadas na Tabela 5-2.

	-
Sub-Setor SS1A	$\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_1}$
Sub-Setor SS6A	$\overrightarrow{V_1}\overrightarrow{V_6}\overrightarrow{V_0}\overrightarrow{V_6}\overrightarrow{V_1}$
Sub-Setor SS1C	$\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}$
Sub-Setor SS2C	$\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_2}$
Sub-Setor SS2B	$\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_3}$
Sub-Setor SS3B	$\overrightarrow{V_3}\overrightarrow{V_4}\overrightarrow{V_0}\overrightarrow{V_4}\overrightarrow{V_3}$
Sub-Setor SS3A	$\overrightarrow{V_4}\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_4}$
Sub-Setor SS4A	$\overrightarrow{V_4}\overrightarrow{V_5}\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_4}$
Sub-Setor SS4C	$\overrightarrow{V_5}\overrightarrow{V_4}\overrightarrow{V_0}\overrightarrow{V_4}\overrightarrow{V_5}$
Sub-Setor SS5C	$\overrightarrow{V_5}\overrightarrow{V_6}\overrightarrow{V_0}\overrightarrow{V_6}\overrightarrow{V_5}$
Sub-Setor SS5B	$\overrightarrow{V_6}\overrightarrow{V_5}\overrightarrow{V_0}\overrightarrow{V_5}\overrightarrow{V_6}$
Sub-Setor SS6B	$\overrightarrow{V_6}\overrightarrow{V_1}\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_6}$

Tabela 5-2 – Seqüências de vetores para os sub-setores.

As expressões para as razões cíclicas das três fases em função das razões D_{α} e D_{β} são mostradas na Tabela 5-3.

Tabela 5-3 – Razões cíclicas das três fases em função das razões D_{α} e $D_{\beta}.$

Sub-Setor SS6A e Sub-Setor SS1A	$D_{A1} = 0$ $D_{B1} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{C1} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$	$D_{A2} = 0$ $D_{B2} = 0$ $D_{C2} = 0$
Sub-Setor SS1C e Sub-Setor SS2C	$D_{A1} = 0$ $D_{B1} = 0$ $D_{C1} = 0$	$D_{A2} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B2} = 1 - \sqrt{2} \cdot D_{\beta}$ $D_{C2} = 0$
Sub-Setor SS2B e Sub-Setor SS3B	$D_{A1} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B1} = 0$ $D_{C1} = 1 - \sqrt{2} \cdot D_{\beta}$	$D_{A2} = 0$ $D_{B2} = 0$ $D_{C2} = 0$

Sub-Setor SS3A e Sub-Setor SS4A	$D_{A1} = 0$ $D_{B1} = 0$ $D_{C1} = 0$	$D_{A2} = 0$ $D_{B2} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} - \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{C2} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$
Sub-Setor SS4C e Sub-Setor SS5C	$D_{A1} = 1 + \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B1} = 1 + \sqrt{2} \cdot D_{\beta}$ $D_{C1} = 0$	$D_{A2} = 0$ $D_{B2} = 0$ $D_{C2} = 0$
Sub-Setor SS5B e Sub-Setor SS6B	$D_{A1} = 0$ $D_{B1} = 0$ $D_{C1} = 0$	$D_{A2} = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha} + \frac{1}{\sqrt{2}} \cdot D_{\beta}$ $D_{B2} = 0$ $D_{C2} = 1 + \sqrt{2} \cdot D_{\beta}$

Tabela 5-3 - Razões cíclicas das três fases em função das razões D_{α} e D_{β} (Continuação).

A Fig. 5-22 mostra a razão cíclica para a o interruptor S_{A1} em um período de rede, sendo que para as outras fases, as razões cíclicas dos interruptores superiores de cada braço têm o mesmo formato e estão defasadas de $\pm 120^{\circ}$. O formato das razões cíclicas dos interruptores inferiores é o mesmo, porém os sinais são aplicados em outros semiciclos.




Fig. 5-22 - Razão cíclica para o interruptor S_{A1} .

5.4.3. Modelagem do Retificador

Para a obtenção dos modelos do retificador, o conversor CA-CC unidirecional Ponte_1 será representado através da mesma estrutura utilizada para os retificadores dos capítulos anteriores, conforme a Fig. 5-23.




Fig. 5-23 - Circuito simplificado do conversor CA-CC trifásico.

Para o retificador trifásico unidirecional Ponte_1, os estados topológicos do conversor também dependem dos sentidos das correntes de entrada. As relações entre os comandos para obtenção dos estados topológicos equivalentes da estrutura da Fig. 5-21 e da estrutura da Fig. 5-23 são mostrados na Tabela 5-4 para os sub-setores SS1A e SS1C.

As relações para outros sub-setores podem ser obtidas através dos resultados da Tabela 5-1.

Federature de Fie 5 22		Estrutura da Fig. 5-21.				
	Estrutura da Fig. 5-23	S_{A1}	S_{B1}	S_{C1}		
or	$D_{A}(t)=1$, $D_{B}(t)=0$ e $D_{C}(t)=0$	Aberto	Aberto	Aberto		
Sub-Setor SS1A	$D_{A}(t) = 1$, $D_{B}(t) = 1$ e $D_{C}(t) = 0$	Aberto	Fechado	Aberto		
Su	$D_{A}(t) = D_{B}(t) = D_{C}(t)$	Dois ou três interruptores fechados				
Estrutura da Fig. 5-23		Estrutura da Fig. 5-21.				
		G	~	C		
		S_{A2}	S_{B2}	S_{C2}		
or	$D_A(t) = 1$, $D_B(t) = 0$ e $D_C(t) = 0$	S _{A2} Aberto	S _{B2} Fechado	Aberto		
Sub-Setor SS1C	$D_A(t) = 1$, $D_B(t) = 0$ e $D_C(t) = 0$ $D_A(t) = 1$, $D_B(t) = 1$ e $D_C(t) = 0$					

Tabela 5-4 - Relações entre os comandos da estrutura da Fig. 5-23 e da estrutura da Fig. 5-21.

Utilizando a estratégia de modulação proposta, que permite a equivalência entre as estruturas, consideram-se os mesmos modelos desenvolvidos no Capítulo 2, aplicando as mesmas transformações de variáveis e desacoplamento.

5.4.4. Estratégia de Controle e Projeto dos Controladores

A estrutura de controle vetorial é a mesma apresentada no Capítulo 2, sendo o sistema de controle representado pelo diagrama da Fig. 5-24.




Fig. 5-24 - Diagrama do controle utilizado.

O projeto dos controladores para este conversor será feito utilizando-se os parâmetros apresentados na Tabela 2.11.

Como se considerou os mesmos parâmetros e os mesmos modelos utilizados para o retificador Y 1, utiliza-se os mesmos controladores projetados no capítulo 3.

5.4.5. Simulações em Malha Aberta

A verificação da aplicação da modulação vetorial ao retificador trifásico PWM unidirecional Ponte_1 foi realizada através de simulação digital. Os parâmetros utilizados nesta simulação são apresentados na Tabela 2.11.

Foram realizadas simulações em malha aberta com o objetivo de validar a modelagem apresentada na seção 2.3.1.

Foi aplicado um degrau em D_{d} de 0,518 a 0,53 e D_{q} = 0 no instante t = 30 ms, considerando o desacoplamento das variáveis e observado o comportamento da corrente de eixo direto e da corrente de eixo em quadratura como mostrado na Fig. 5-25.




Fig. 5-25 - Corrente de eixo direto e corrente de eixo em quadratura com desacoplamento.

Os resultados da Fig. 5-25 são semelhantes aos obtidos para o retificador bidirecional e para outros retificadores unidirecionais.

No detalhe da Fig. 5-26 observa-se a mesma dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.44).




Fig. 5-26 - Corrente de eixo direto para aplicação de degrau em D_q'.

Para a análise da malha de tensão foi aplicado um degrau em I_d de 97 A para 106,7 A no instante t = 30 ms e observado o comportamento da tensão de saída como mostrado na Fig. 5-27 (a), onde se observa na Fig. 5-27 (b) a mesma resposta dinâmica obtida com a aplicação de degrau ao modelo da expressão (2.60), para o retificador bidirecional e para outros retificadores unidirecionais.





Fig. 5-27 - Tensão de saída para aplicação de degrau em I_d.

Desta forma justifica-se a utilização dos mesmos modelos para todos os retificadores estudados.

5.4.6. Simulações em Malha Fechada

A Fig. 5-28 mostra a resposta do sistema operando apenas com a malha de corrente e a aplicação de um degrau de referência na corrente de eixo direto.

Verifica-se a mesma dinâmica apresentada quando se considera o sistema com os modelos matemáticos da planta e do controlador.



a) Simulação do retificador.

b) Modelo matemático.

Fig. 5-28 - Resposta ao degrau de referência em I_d.

Os principais sinais relacionados com o funcionamento do sistema de controle completo a e modulação vetorial para o retificador trifásico PWM unidirecional Ponte_1 são mostrados a seguir.

Na Fig. 5-29 observa-se tensão de saída regulada em um valor de 400 V com uma pequena ondulação de alta freqüência e a aplicação de um degrau de referência para 440 V em t = 30 ms. A Fig. 5-30 mostra a comparação desta resposta ao degrau com a resposta do modelo caracterizado pelas expressões (3.42) e (3.43).





Fig. 5-29 - Tensão de saída.



A Fig. 5-31 mostra correntes de entrada do retificador trifásico PWM unidirecional Ponte_1 e a Fig. 5-32 mostra a tensão e a corrente em uma das fases, verificando-se a característica de um sistema com elevado fator de potência.




Fig. 5-31 - Correntes nas fases A, B e C.





Fig. 5-32 - Tensão e corrente em uma das fases.

A Fig. 5-33 apresenta as razões cíclicas para os interruptores S_{A1}, S_{B1} e S_{C1}, verificando o mesmo formato do sinal teórico mostrado na Fig. 5-22.



Verifica-se que esta estratégia de modulação também pode ser aplicada ao retificador unidirecional Ponte_2 [33] apresentado na Fig. 5-34.




Fig. 5-34 - Retificador unidirecional de dois níveis Ponte_2.

Neste caso, foram consideradas as mesmas condições para a aplicação da modulação vetorial e do controle vetorial aos outros retificadores unidirecionais, observando-se na as correntes de entrada do retificador.




Fig. 5-35 – Correntes de entrada.

5.5. Análise dos Resultados


Para todos retificadores unidirecionais a metodologia utilizada para a aplicação da modulação vetorial foi a mesma. Esta metodologia pode ser resumida pelos passos apresentados na Tabela 5-5.

Tabela 5-5 – Metodologia utilizada para a aplicação da modulação vetorial aos retificadores unidirecionais.


1. Identificação dos setores dos vetores e setores das correntes e definição dos sub-setores.



2. Análise dos estados topológicos do conversor, verificação dos vetores disponíveis em cada sub-setor e identificação dos sinais de comando associados à implementação dos vetores desejados.




3. Definição da lógica mais adequada para disposição dos sinais de comando e como consequência, a distribuição dos vetores.



4. Determinação dos intervalos de aplicação dos vetores e cálculo das funções para as razões cíclicas em cada um dos subsetores.

$$\begin{cases} \mathbf{D_A} = 1 \\ \mathbf{D_B} = 1 - \sqrt{\frac{3}{2}} \cdot \mathbf{D}_{\alpha} + \frac{1}{\sqrt{2}} \cdot \mathbf{D}_{\beta} \\ \mathbf{D_C} = 1 - \sqrt{\frac{3}{2}} \cdot \mathbf{D}_{\alpha} - \frac{1}{\sqrt{2}} \cdot \mathbf{D}_{\beta} \end{cases}$$

5. Obtenção dos sinais de comando desejados através da comparação do sinal de razão cíclica com um sinal triangular.



A etapa um é comum a todos retificadores estudados, ou seja, foram utilizadas as mesmas definições de setores e sub-setores para todos os retificadores analisados.

Para os retificadores unidirecionais, a etapa dois é de grande importância, pois existe a relação dos vetores disponíveis e dos sinais de comando com os sentidos das correntes nas fases do retificador.

Na etapa três são definidas as características da modulação desejada em função do tipo de estrutura (conexão em Y, em Δ ou em ponte). As etapas dois e três são realizadas previamente, fora da operação do conversor.

O modulador PWM, permite a obtenção dos vetores desejados, nos intervalos de aplicação adequados, sem necessidade de uma lógica de temporização e cálculo dos intervalos de aplicação dos vetores, ou para a permuta vetores.

Na operação do conversor, não há necessidade de definição dos setores dos vetores, apenas a imposição dos setores de corrente (sincronizados com as tensões de entrada) e a utilização das funções de razão cíclica pré-definidas para cada um destes setores.

A Fig. 5-36 mostra o formato da razão cíclica média associada aos principais retificadores estudados.




Fig. 5-36 – Razão cíclica média para diferentes retificadores utilizando modulação vetorial.

Como principal diferença entre a aplicação da modulação vetorial para os retificadores unidirecionais conectados em Δ e em ponte para os retificadores unidirecionais conectados em Y, destaca-se o fato que nestes casos, foram escolhidas seqüências de vetores de forma que um dos interruptores fique aberto durante o intervalo de duração de um setor (c2), (e2) e (f2).

Com isto, têm-se uma diminuição das perdas por condução para os interruptores.

Os seis retificadores unidirecionais estudados utilizam a mesma sequência de vetores, e para a adaptação da sequência utilizada no retificador bidirecional, é necessário eliminar o vetor $\overrightarrow{V_7}$ e manter a mesma sequência para o setor quando a corrente de maior módulo é negativa.

Quando esta corrente é positiva, deve-se inverter a ordem dos vetores não nulos.

A Tabela 5-6 mostra exemplos das seqüências de vetores utilizadas nos retificadores estudados, para a verificação desta lógica em alguns setores.


Setor	Bidirecional	Sub-Setor	Unidirecionais Y	Unidirecionais Δ	Unidirecionais em Ponte	Sinal de I
Setor 1	$\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_7}\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}$	SS1A	$\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_0}$	$\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_1}$	$\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_1}$	+
SCIOI I	v ₀ v ₁ v ₂ v ₇ v ₂ v ₁ v ₀	SS1C	$\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}$	$\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}$	$\overrightarrow{V_2}\overrightarrow{V_1}\overrightarrow{V_0}\overrightarrow{V_1}\overrightarrow{V_2}$	_
Satar 2		SS2C	$\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_0}$	$\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_2}$	$\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_0}\overrightarrow{V_3}\overrightarrow{V_2}$	_
Setol 2	$V_0 V_3 V_2 V_7 V_2 V_3 V_0$	SS2B	$\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_0}$	$\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_3}$	$\overrightarrow{V_3}\overrightarrow{V_2}\overrightarrow{V_0}\overrightarrow{V_2}\overrightarrow{V_3}$	+


Tabela 5-6 - Seqüências de vetores utilizados.

Utilizando esta mesma metodologia de análise, verifica-se que podem ser aplicadas as mesmas sequências de vetores para outros retificadores unidirecionais de um mesmo grupo (retificadores conectados em Y, retificadores conectados em Δ e retificadores conectados em ponte).

No que se refere à modelagem dos retificadores, verifica-se que podem ser utilizados os mesmos modelos para todas as estruturas estudadas.

Esta comprovação pode ser feita através da análise dos resultados da Fig. 5-37 e da Fig. 5-38 em que são apresentadas, respectivamente, as respostas ao degrau para a malha de corrente (d), (e) e (f) e para a malha de tensão (g), (h) e (i) em seis conversores estudados (a), (b) e (c).





Para verificar o efeito da aplicação da modulação vetorial sobre o rendimento dos retificadores, mais especificamente sobre as perdas por comutação, foram realizadas simulações utilizando os modelos realísticos dos semicondutores.

A estratégia de controle e os parâmetros considerados são os mesmos das simulações anteriores, o modelo utilizado para os interruptores foi o do IGBT BSM50GB100D e o modelo utilizado para os diodos foi o do diodo HFA25TB60. Nestas simulações foram retiradas as resistências em série com os indutores de entrada.

Os resultados das simulações para diferentes freqüências de comutação são apresentados na Tabela 5-7.

Modulação	Controle	Retificador	Freqüência	Rendimento	
Vetorial	Vetorial	Y_1	10kHz	95,44%	
PWM Complementar	Vetorial	Y_1	10kHz	95,05%	
PWM Convencional	Variáveis Reais	Y_1	10kHz	95,42%	
Vetorial	Vetorial	Y_1	100kHz	91,65%	
PWM Complementar	Vetorial	Y_1	100kHz	87,10%	
PWM Convencional	Variáveis Reais	Y_1	100kHz	91,61%	

Tabela 5-7 – Rendimento dos retificadores para diferentes estratégias de modulação.

A modulação PWM complementar aplicada ao retificador Y_1 utiliza uma lógica em que no semi-ciclo negativo das tensões de entrada é aplicado ao interruptor o sinal complementar ao obtido pela comparação da transformação inversa das razões cíclicas de eixo direto e de eixo em quadratura com a triangular (Fig. 5-39).




Fig. 5-39 – Corrente e razão cíclica para a fase A utilizando a modulação PWM complementar.

Neste caso, a razão cíclica não fica saturada e o rendimento do conversor é menor, no caso da modulação PWM convencional e da modulação vetorial, ocorrem períodos em que há saturação ($D(t)\geq 1$) como apresentado na Fig. 5-40.

Com isso, o rendimento do conversor é mais elevado, porém, no caso da modulação PWM convencional aparecem maiores distorções nas correntes de entrada [22][57].




Fig. 5-40 – Corrente e razão cíclica para a fase A.

Para uma breve análise comparativa sobre os diferentes arranjos de semicondutores dos retificadores estudados, foram utilizados os parâmetros de desempenho definidos em [24] e apresentados nas expressões (5.1), (5.2) e (5.3).

$$\mu_{S} = \frac{P_{O}}{\sum_{n} V_{Sn_{MAX}} \cdot I_{Sn_{MAX}}}, \ \mu_{D} = \frac{P_{O}}{\sum_{n} V_{Dn_{MAX}} \cdot I_{Dn_{MAX}}}$$
(5.1)

$$p_{\rm S} = \frac{\sum_{n} I_{\rm Sn_{\rm MED}}}{I_{\rm O}}, \ p_{\rm D} = \frac{\sum_{n} I_{\rm Dn_{\rm MED}}}{I_{\rm O}}$$
 (5.2)

$$s_{\rm P} = \frac{\sum_{n} V_{\rm Sn_{\rm MAX}} \cdot I_{\rm Sn_{\rm MED}}}{P_{\rm O}}$$
 (5.3)

Sendo:

- $\mu_{\rm S}$, $\mu_{\rm D}$ fator de utilização dos interruptores ou diodos;
- $p_{\rm S}$, $p_{\rm D}$ fator de perda por condução dos interruptores ou diodos;
- $s_{\rm p}$ fator de perda por comutação dos interruptores, representa a potência comutada média dos interruptores de um conversor.

A Tabela 5-8 mostra uma comparação dos resultados de simulação dos retificadores estudados, incluindo o número de interruptores (S), o número de diodos de baixa freqüência (D_{BF}), o número de diodos de alta freqüência (D_{AF}) e os índices de desempenho definidos anteriormente.

Tabela 5-8 – Comparação entre retificadores.

	S	$\mu_{ ext{S}}$	$p_{ m S}$	$S_{ m P}$	D_{BF}	D_{AF}	$\mu_{ ext{D}}$	$p_{ m D}$
	6	0,102	0,474	0,474	0	6	0,102	2,510
	3	0,205	1,013	1,013	6	12	0,034	6,073
	6	0,102	1,013	1,013	0	12	0,051	3,042
	6	0,102	1,013	1,013	0	18	0,034	5,115
	3	0,247	0,507	0,507	0	18	0,047	4,967
	6	0,123	0,487	0,487	0	12	0,056	2,546
	6	0,123	0,487	0,487	0	12	0,051	2,587
	6	0,123	0,487	0,487	0	7	0,087	3,63

Para uma análise mais aprofundada sobre os arranjos de interruptores destas estruturas é necessária a dedução analítica dos esforços de tensão e corrente e índices de desempenho para todas as estruturas.

A escolha de uma ou outra estrutura é influenciada por fatores como o número de interruptores, número de diodos de alta e baixa freqüência, rendimento, distribuição de perdas, capacidade de tensão e corrente dos semicondutores, etc.

5.6. Conclusão

Foram aplicadas as estratégias de modulação vetorial aos retificadores unidirecionais de dois níveis Y_2 , Δ_2 , Ponte 1 e Ponte 2.

A mesma estratégia de modulação desenvolvida no Capítulo 3 pode ser aplicada a outros retificadores unidirecionais de dois níveis conectados em Y e a estratégia de modulação desenvolvida no Capítulo 4 pode ser aplicada a outros retificadores unidirecionais de dois níveis conectados em Δ.

A modulação desenvolvida para o retificador unidirecional de dois níveis Ponte_1 é semelhante à dos casos anteriores, em que um interruptor fica aberto ou fechado durante todo um setor de corrente, podendo ser aplicada a outros retificadores conectados em ponte.

Para todos os retificadores a sequência de vetores é a mesma, sendo necessária a adaptação destas sequências quando ocorre a inversão do sentido de corrente em cada fase, para os retificadores unidirecionais.

Verifica-se também que os modelos desenvolvidos no Capítulo 2 podem ser aplicados a todos retificadores estudados com a utilização de uma lógica adequada para a adaptação dos sinais de comando à modulação utilizada.

Uma metodologia para a aplicação da modulação vetorial aos retificadores unidirecionais de dois níveis foi proposta, na qual não é necessário definir-se os setores dos vetores, apenas a imposição dos setores de corrente em fase com as tensões de entrada.

Foram verificados através de simulação, os efeitos da aplicação de diferentes técnicas de modulação sobre as perdas por comutação e analisados os índices de desempenho dos arranjos de semicondutores para os retificadores estudados.

Capítulo 6 – Projeto e Implementação do Estágio de Potência

6.1. Introdução

Neste capítulo serão apresentadas as etapas para o projeto e implementação do estágio de potência de um protótipo para o ensaio das estruturas apresentadas nos capítulos 3 e 4.

Para a implementação de um protótipo que permita a realização dos retificadores conectados em Y e em Δ foi utilizado um "jumper" de potência que permite alternar entre estas estruturas. O dimensionamento dos indutores e capacitores foi igual para as duas estruturas e o dimensionamento dos componentes semicondutores foi realizado para atender estrutura que exigisse maiores esforços.

Também é apresentada uma breve descrição do hardware utilizado para o condicionamento de sinais e a troca de informações entre o estágio de potência e o DSP TMS320LF2407.

Como parte destes circuitos têm-se os sensores de tensão e corrente, os circuitos de comando ("*drivers*"), a fonte auxiliar, os transformadores de sincronismo, os circuitos para a conversão digital-analógica (D/A), etc.

6.2. Dimensionamento do Estágio de Potência

Com a aplicação das estratégias de modulação dos capítulos anteriores o dimensionamento do estágio de potência é realizado aplicando as expressões desenvolvidas em [27] e no Anexo D.

Apresenta-se nas seções a seguir, os cálculos para o dimensionamento dos indutores de entrada, do capacitor de saída e dos esforços de tensão e corrente nos semicondutores, considerando-se as especificações de projeto apresentadas na Tabela 6.1.

Potência de saída (P _O)	20 kW
Tensão de saída (V _O)	700 V
Tensão eficaz de fase de alimentação (V_{EF})	220 V
Frequência da rede (f _F)	60 Hz
Frequência de comutação (f _S)	10 kHz
Rendimento do conversor (η)	95%
Ondulação na corrente de fase (porcentagem da corrente de	10%
pico) (ΔI%)	
Ondulação na tensão de saída (porcentagem da tensão de	0,5%
saída nominal) ($\Delta V_{\rm O}\%$)	

Tabela 6.1 – Especificações de projeto.

6.2.1. Cálculos Preliminares e Condições de Operação

• Corrente eficaz de entrada:

$$I_{EF} = \frac{P_O}{3 \cdot \eta \cdot V_{EF}} = 32 \text{ A}$$
 (6.1)

• Corrente de pico e tensão de pico:

$$I_{P} = \sqrt{2} \cdot I_{EF} = 45,23 \text{ A}, \ V_{P} = \sqrt{2} \cdot V_{EF} = 311 \text{ V}$$
 (6.2)

• Resistência equivalente de fase:

$$R_{SE} = \frac{(1-\eta) \cdot P_{O}}{3} = 0.32 \Omega$$
 (6.3)

6.2.2. Dimensionamento dos Indutores de Entrada

O dimensionamento dos indutores de entrada é igual para os retificadores Y_1 e $\Delta_1.$

• Valor da indutância:

$$L = \frac{3 \cdot V_p^2 \cdot (2 \cdot V_O - 3 \cdot V_p)}{f_s \cdot \Delta I \% \cdot 4 \cdot P_O \cdot V_O} = 2,4 \text{ mH}$$
(6.4)

• Corrente eficaz no indutor:

$$I_{L_{EF}} = \frac{\sqrt{2} \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} = 32A \tag{6.5}$$

• Corrente de pico no indutor:

$$I_{L_p} = \frac{2 \cdot P_O}{3 \cdot \eta \cdot V_P} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 47.5 \text{ A}$$
 (6.6)

• Corrente média no indutor:

$$I_{L_{MFD}} = 0 ag{6.7}$$

• Tensão de pico no indutor:

$$V_{L_p} = \frac{V_p}{2} + \frac{V_O}{3} = 389 \text{ V}$$
 (6.8)

6.2.3. Dimensionamento do Capacitor de Saída

Como primeira iteração para o projeto do capacitor de saída, utilizou-se o critério da máxima ondulação em alta frequência.

• Valor da capacitância:

$$C_{O} = \frac{P_{O} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{2 \cdot f_{S} \cdot V_{O}^{3} \cdot \Delta V_{O}^{9/6}} = 274 \ \mu F$$
 (6.9)

• Corrente eficaz no capacitor:

$$I_{CO_{EF}} = \frac{P_O}{V_O} \cdot \sqrt{\frac{0.613 \cdot V_O - 2 \cdot \eta \cdot V_P}{\eta^2 \cdot V_P} + 1} = 18,67 \text{ A}$$
(6.10)

• Corrente de pico no capacitor:

$$I_{CO_p} = \frac{P_O}{V_O} = 28,57 \text{ A}$$
 (6.11)

• Corrente média no capacitor:

$$I_{CO_{MED}} = 0 \tag{6.12}$$

• Tensão no capacitor:

$$V_{CO_{EF}} \cong V_{CO_{MED}} \cong V_O = 700 \text{ V}$$

$$(6.13)$$

Considerando um "hold-up time" de 10ms e uma variação da tensão de saída de 10% têm-se pela expressão (6.14):

$$C_{O} = \frac{2 \cdot P_{O} \cdot T_{hold-up}}{V_{O}^{2} - (0.9 \cdot V_{O})^{2}} = 4296 \ \mu F$$
 (6.14)

Utilizou-se a associação em paralelo de quatro conjuntos de dois capacitores em série do tipo B43875A5228Q000 da EPCOS com $2200\mu F/450V$. Sendo que para capacitor tem-se uma resistência série equivalente de $0,048~\Omega$ com uma capacidade de corrente de 7,7~A (dados retirados das curvas fornecidas pelo fabricante para a frequência de operação do capacitor).

A perda na capacitância equivalente de 4400 µF é dada por (6.15).

$$P_{CAP} = \frac{rse_{CAP}}{4} \cdot I_{CO_{EF}}^{2} = 8,4 \text{ W}$$
 (6.15)

Para a equalização das tensões sobre os grupos de capacitores em paralelo foram utilizados dois resistores de $18k\Omega/20W$, sendo a perda em cada um destes resistores dada pela expressão (6.16).

$$P_{REQ} = \frac{\left(\frac{V_{O}}{2}\right)^{2}}{R_{EO}} = 6.8 \text{ W}$$
 (6.16)

6.2.4. Dimensionamento dos Interruptores

No dimensionamento dos interruptores consideram-se os esforços da conexão Y, pois são maiores que os da conexão Δ .

• Corrente eficaz no interruptor:

$$I_{S_{EF}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \sqrt{\frac{V_{O} - 1,63 \cdot V_{P}}{5,7 \cdot V_{O}}} = 15 \text{ A}$$
(6.17)

• Corrente de pico no interruptor:

$$I_{S_p} = I_{L_p} = \frac{2 \cdot P_O}{3 \cdot \eta \cdot V_p} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 47,5 \text{ A}$$
 (6.18)

Corrente média no interruptor:

$$I_{S_{MED}} = \frac{P_O}{\eta \cdot V_P} \cdot \left(\frac{4}{3 \cdot \pi} - \frac{2 \cdot V_P}{3 \cdot V_O} \right) = 8,74 \text{ A}$$
 (6.19)

Tensão de pico no interruptor:

$$V_{S_0} \cong V_O = 700 \text{ V}$$
 (6.20)

O interruptor escolhido é o IGBT SKM50GAL123D da Semikron com as seguintes características (dados retirados das curvas fornecidas pelo fabricante para a corrente de operação do IGBT):

$$V_{CEmax} = 1200 \text{ V}$$
;

$$I_{Cmax} = 40 \text{ A } @80 \text{ }^{\circ}\text{C};$$

$$V_{CEon} = 1,75 \text{ V } @I_{S_{MED}};$$

$$R\theta_{ICS} = 0.4 \,^{\circ} \text{C/W}$$
;

$$R\theta_{CHS} = 0.05 \,^{\circ} \text{C/W}$$
;

$$T_{JSmax} = 150 \, ^{\circ}C$$
;

$$E_{\text{Son}} = E_{\text{Soff}} = 20 \text{ mW} \cdot \text{s} \text{ @}I_{\text{S}_{\text{MED}}} \; .$$

• Perdas por condução:

$$P_{Scond} = V_{CEon} \cdot I_{S_{MED}} = 15,3 \text{ W}$$

$$(6.21)$$

• Perdas por comutação na entrada em condução:

$$P_{Son} = E_{Son} \cdot f_{S} = 20 \text{ W}$$

$$(6.22)$$

Perdas em comutação no bloqueio:

$$P_{\text{Soff}} = E_{\text{Soff}} \cdot f_{\text{S}} = 20 \text{ W}$$
 (6.23)

Perdas totais no interruptor:

$$P_{S} = P_{Scond} + P_{Son} + P_{Soff} = 55,3 \text{ W}$$
 (6.24)

6.2.5. Dimensionamento dos Diodos D₁₁₂

• Corrente eficaz nos diodos D_{I12}:

$$I_{DI12_{EF}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \sqrt{\frac{V_{O} + 6, 1 \cdot V_{P}}{43 \cdot V_{O}}} = 19,91 \text{ A}$$
 (6.25)

• Corrente de pico nos diodos D_{I12}:

$$I_{DI12_{P}} = I_{L_{P}} = \frac{2 \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 47,5 \text{ A}$$
 (6.26)

• Corrente média nos diodos D_{I12}:

$$I_{DI12_{MED}} = \frac{P_{O}}{3 \cdot \eta \cdot V_{O}} = 10 \text{ A}$$
 (6.27)

Tensão de pico nos diodos D_{I12}:

$$V_{DI12_{p}} \cong V_{O} = 700 \text{ V} \tag{6.28}$$

Para o diodo D₁ foi utilizado o diodo do módulo SKM50GAL123D com as seguintes características (dados retirados das curvas fornecidas pelo fabricante para a corrente de operação do diodo):

$$\begin{split} &V_{\text{D1max}} = 1200 \text{ V}\,;\\ &I_{\text{D1max}} = 40 \text{ A } @ 80^{\circ}\text{C}\,;\\ &V_{\text{F_D1}} = 1,4 \text{ V } @I_{\text{D1}_{\text{MED}}}\,;\\ &R\theta_{\text{JC_D1}} = 0,7\,^{\circ}\text{C/W}\,;\\ &R\theta_{\text{CH_D1}} = 0,05\,^{\circ}\text{C/W}\,;\\ &T_{\text{JD1max}} = 150\,^{\circ}\text{C}\,;\\ &E_{\text{D1off}} = 1 \text{ mJ } @I_{\text{D1}_{\text{MED}}}\,. \end{split}$$

• Perdas por condução no diodo D₁:

$$P_{D1cond} = V_{F_D1} \cdot I_{D12_{MED}} = 14 \text{ W}$$
 (6.29)

Perdas por comutação no bloqueio do diodo D₁:

$$P_{\text{Dloff}} = E_{\text{Dloff}} \cdot f_{\text{S}} = 10 \text{ W}$$
 (6.30)

• Perdas totais diodo D₁:

$$P_{D1} = P_{D1cond} + P_{D1off} = 24 \text{ W}$$
 (6.31)

Para o diodo D₂ foi utilizado o diodo HFA30PB120 a IR (International Rectifier) com as seguintes características (dados retirados das curvas fornecidas pelo fabricante para a corrente de operação do diodo):

$$V_{D2max} = 1200 \text{ V};$$

$$I_{D2max} = 30 \text{ A } @100 \text{ °C};$$

$$V_{F_D2} = 1.5 \text{ V } @I_{D2_{MED}};$$

$$R\theta_{JC_D2} = 0.36 \text{ °C/W};$$

$$R\theta_{CH_D2} = 0.5 \text{ °C/W};$$

 $T_{\text{JD2max}} = 150 \, ^{\circ}\text{C};$

 $Q_{rrD2} = 1500 \ nC \ @I_{D2_{MED}}$.

Perdas por condução no diodo D₂:

$$P_{D2cond} = V_{F_{-}D2} \cdot I_{D12_{MED}} = 15 \text{ W}$$
 (6.32)

Perdas por comutação no bloqueio do diodo D₂:

$$P_{D2off} = \frac{Q_{rrD2} \cdot V_{O} \cdot f_{S}}{2} = 5,3 \text{ W}$$
 (6.33)

• Perdas totais diodo D₂:

$$P_{D2} = P_{D2cond} + P_{D2off} = 20,3 \text{ W}$$
 (6.34)

6.2.6. Dimensionamento dos Diodos D₁₃₄

• Corrente eficaz nos diodos D_{I34}:

$$I_{DI34_{EF}} = \frac{P_O}{3 \cdot \eta \cdot V_P} = 22,6 \text{ A}$$
 (6.35)

• Corrente de pico nos diodos D_{I34}:

$$I_{DI34_{P}} = I_{L_{P}} = \frac{2 \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 47,5 \text{ A}$$
 (6.36)

• Corrente média nos diodos D_{I34}:

$$I_{DI34_{MED}} = \frac{2 \cdot P_{O}}{3 \cdot \pi \cdot \eta \cdot V_{P}} = 14,4 \text{ A}$$

$$(6.37)$$

Tensão de pico nos diodos D_{I34}:

$$V_{DI34_p} \cong V_O = 700 \text{ V}$$
 (6.38)

Para os diodos D_{34} foram utilizados diodos HFA30PB120 e consideradas as mesmas características que foram utilizadas para os diodos D_2 .

A queda de tensão em condução para estes diodos é $\,V_{F_D34}=1,8\,\,V\,$ $\,@I_{D34_{MED}}$.

Perdas por condução nos diodos D₃₄:

$$P_{D34cond} = V_{F_{-}D34} \cdot I_{D34_{MFD}} = 25,91 \text{ W}$$
(6.39)

Perdas por comutação no bloqueio do diodo D₃₄:

$$P_{D34off} = \frac{Q_{rrD34} \cdot V_O \cdot f_S}{2} = 5,25 \text{ W}$$
 (6.40)

• Perdas totais diodo D₃₄:

$$P_{D34} = P_{D34\text{cond}} + P_{D34\text{off}} = 31,16 \text{ W}$$
 (6.41)

6.2.7. Dimensionamento dos Diodos D₁₅₆

• Corrente eficaz nos diodos D_{I56}: d

$$I_{DIS6_{EF}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \sqrt{\frac{0.43 \cdot V_{O} - 0.027 \cdot V_{P}}{V_{O}}} = 12 \text{ A}$$
 (6.42)

• Corrente de pico nos diodos D_{I56}: y

$$I_{DI56_{P}} = I_{L_{P}} = \frac{2 \cdot P_{O}}{3 \cdot \eta \cdot V_{P}} \cdot \left(1 + \frac{\Delta I\%}{2}\right) = 47,5 \text{ A}$$
 (6.43)

• Corrente média nos diodos D₁₅₆: d

$$I_{DI56_{MED}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \left(\frac{0.106 \cdot V_{O} - 0.004 \cdot V_{P}}{V_{O}}\right) = 7,07 \text{ A}$$
 (6.44)

• Tensão de pico nos diodos D₁₅₆:

$$V_{DI56_{p}} \cong V_{O} = 700 \text{ V} \tag{6.45}$$

Para os diodos D_{56} foram utilizados diodos HFA30PB120 e consideradas as mesmas características que foram utilizadas para os diodos D_2 .

A queda de tensão em condução para estes diodos é $V_{F_D56} = 1,3 \text{ V } @I_{D56_{MFD}}$.

• Perdas por condução nos diodos D₅₆:

$$P_{D56cond} = V_{F_{-}D56} \cdot I_{D56_{MED}} = 9,19 \text{ W}$$
 (6.46)

Perdas por comutação no bloqueio do diodo D₅₆:

$$P_{D560ff} = \frac{Q_{rrD56} \cdot V_{O} \cdot f_{S}}{2} = 5,25 \text{ W}$$
 (6.47)

Perdas totais diodo D₅₆:

$$P_{D56} = P_{D56cond} + P_{D56off} = 14,44 \text{ W}$$
 (6.48)

6.2.8. Dimensionamento do Dissipador

Para o dimensionamento do dissipador consideraram-se a temperatura ambiente $T_A = 45\,^{\circ}\text{C}$ e o circuito equivalente apresentado na Fig. 6-1.




Fig. 6-1 - Circuito elétrico equivalente.

Para a temperatura de junção máxima do modulo SKM50GAL123D, determina-se a temperatura do encapsulamento devida à variação de temperatura no IGBT (6.49) e no diodo D_1 do módulo (6.50).

$$T_{CS} = T_{ISmax} - P_S \cdot R\theta_{ICS} = 127,87 \, ^{\circ}C$$
 (6.49)

$$T_{CD1} = T_{JD1max} - P_{D1} \cdot R\theta_{JCD1} = 133,17 \, ^{\circ}C$$
 (6.50)

Escolhendo a menor das temperaturas anteriores determina-se a temperatura do dissipador considerando-se as perdas nos dois componentes do modulo SKM50GAL123D (6.51).

$$T_{HSKM} = T_{CS} - R\theta_{CHS} \cdot (P_S + P_{D1}) = 123,9 \, ^{\circ}C$$
 (6.51)

A temperatura do dissipador devida a perda nos diodos D_2 é dada por (6.52) e a temperatura do dissipador devida a perda nos diodos D_{34} é dada por (6.53).

$$T_{HD2} = T_{JD2max} - P_{D2} \cdot (R\theta_{JCD2} + R\theta_{CHD2}) = 132,55 \text{ °C}$$
(6.52)

$$T_{HD34} = T_{JD34max} - P_{D34} \cdot (R\theta_{JCD34} + R\theta_{CHD34}) = 123,19 \text{ °C}$$
(6.53)

Em (6.54) têm-se a temperatura do dissipador devida a perda nos diodos D₅₆.

$$T_{HD56} = T_{JD56max} - P_{D56} \cdot (R\theta_{JCD56} + R\theta_{CHD56}) = 137,58 \text{ °C}$$
 (6.54)

Utilizando o menor valor de temperatura do dissipador para todos os componentes, apresentado na Fig. 6-1 e considerando a perda de potência em todos os semicondutores das três fases (6.55)determina-se a máxima resistência térmica para o dissipador (6.56).

$$P_{\text{SEMI}} = 3 \cdot (P_{\text{S}} + P_{\text{D1}} + P_{\text{D2}} + P_{\text{D34}} + P_{\text{D56}}) = 572,56 \text{ W}$$
 (6.55)

$$R\theta_{HAmax} = \frac{T_{HD34} - T_{A}}{P_{SFMI}} = 0.136 \, ^{\circ}C/W$$
 (6.56)

O dissipador escolhido foi o P16/400 da Semikron com dois ventiladores SK2120AC, onde resistência térmica considerada foi a do dissipador P16/300 com ventilador SKF16B-230-01que é $R\theta_{HA}=0,036\,^{\circ}\text{C/W}$.

Recalculando a temperatura do dissipador para esta resistência térmica têm-se (6.57).

$$T_{H} = T_{A} + R\theta_{HA}P_{SEMI} = 65,61 \,^{\circ}C$$
 (6.57)

As temperaturas máximas recalculadas para os semicondutores são:

• Temperatura do encapsulamento do módulo SKM50GAL123D:

$$T_{CSKM} = T_H + R\theta_{CHS} \cdot (P_S + P_{D1}) = 69,57 \, ^{\circ}C$$
 (6.58)

• Temperatura da junção do interruptor:

$$T_{IS} = T_{CSKM} + R\theta_{ICS} \cdot P_{S} = 91,7 \, ^{\circ}C$$
 (6.59)

• Temperatura da junção dos diodos D₁:

$$T_{JD1} = T_{CSKM} + R\theta_{JCD1} \cdot P_{D1} = 86.4 \, ^{\circ}C$$
 (6.60)

• Temperatura da junção dos diodos D₂:

$$T_{JD2} = T_H + P_{D2} \cdot (R\theta_{JCD2} + R\theta_{CHD2}) = 83,06 \, ^{\circ}C$$
 (6.61)

• Temperatura da junção dos diodos D₃₄:

$$T_{JD34} = T_H + P_{D34} \cdot (R\theta_{JCD34} + R\theta_{CHD34}) = 92,41 \, ^{\circ}C$$
 (6.62)

• Temperatura da junção dos diodos D₅₆:

$$T_{JD56} = T_H + P_{D56} \cdot (R\theta_{JCD56} + R\theta_{CHD56}) = 78 \, ^{\circ}C$$
 (6.63)

6.3. Hardware para Condicionamento de Sinais e Interface com o DSP

A estrutura para condicionamento de sinais e interface com o DSP TMS320LF2407é representada pelo diagrama de conexões da Fig. 6-2.

Este diagrama mostra as conexões entre as partes do sistema e as variáveis de conexão entre as placas do protótipo.




Fig. 6-2 – Diagrama de conexões.

6.3.1. Filtros Anti "Aliasing"

Para evitar o efeito de "aliasing" [58]-[59] na amostragem de correntes foram utilizados filtros analógicos anti "*aliasing*" cuja função de transferência é apresentada na expressão (6.64).

$$G_{\text{FAA}}(s) = \frac{K}{s + K} \tag{6.64}$$

A frequência de corte do filtro deve ficar na metade da frequência de amostragem utilizada (6.65).

$$K = \pi \cdot f_A \tag{6.65}$$

A implementação deste filtro com amplificador operacional é mostrada na Fig. 6-3.




Fig. 6-3 – Filtro anti "aliasing".

Para $f_A = 10$ kHz e considerando Ra = Rb = 10 k Ω , determina-se os valores de Ca e Cb conforme a expressão (6.66).

$$Ca = Cb = \frac{1}{K \cdot Ra} = 3,18 \text{ nF}$$
 (6.66)

Detalhes da conexão destes filtros com outras partes do circuito de condicionamento de sinais são apresentados no anexo E.

6.3.2. Amostragem das Correntes de Entrada

Os sensores de corrente utilizados para a amostragem das correntes de entrada do retificador foram os LA55-P da LEM, com uma corrente nominal de 50 A e um ganho de amostragem de 1:1000. Foi utilizado um resistor de amostragem de 56 Ω .

O sinal amostrado foi grampeado em um nível da metade de 3,3 V, sinal este definido pelo regulador TPS77633D da Texas Instruments, para que a excursão da amostra de corrente não possua valores negativos.

Este sinal foi atenuado com um ganho do amplificador operacional de $22k\Omega/47k\Omega$, sendo finalmente limitado pelo CI limitador TL7726 da Texas Instruments que limita a faixa de variação de 0 a 3,3 V para a proteção das entradas de conversão analógico digital (A/D) do DSP utilizado, conforme a Fig. 6-4.




Fig. 6-4 – Amostragem das correntes de entrada.

Detalhes do circuito utilizado para a amostragem das correntes de entrada podem ser verificados no anexo E.

6.3.3. Amostragem da Tensão de Saída

O sensor de tensão utilizado para a amostragem da tensão de saída do retificador foi o LV25-P/SP8 da LEM, com uma corrente nominal no primário de 6,7 mA, sendo utilizado um resistor de amostragem de $108 \text{ k}\Omega \text{ (4X27k}\Omega/5\text{W)}.$

O ganho de amostragem é de 3725:1000 e no secundário foi utilizado um resistor de 120 Ω . Este sinal foi também foi limitado pelo CI limitador TL7726, como pode ser verificado na Fig. 6-5.




Fig. 6-5 – Amostragem da tensão de saída.

6.3.4. Sincronismo

Para a amostragem dos sinais de sincronismo das três fases foram utilizados três transformadores monofásicos com 380 V no primário e 10 V no secundário, com a conexão Δ - Δ conforme a Fig. 6-6.




Fig. 6-6 – Transformadores de sincronismo.

O sinal amostrado é obtido através de três filtros passivos de segunda ordem com resistores de $10~\text{k}\Omega$ como carga, utilizando a conexão Y [57], desta forma, obtêm-se três sinais senoidais em fase com as tensões da rede.

Os pulsos de sincronismo são gerados a partir da comparação destes sinais com zero, utilizando um comparador com histerese cuja saída em 3,3 V é definida pelo regulador TPS77633D, como mostrado na Fig. 6-7.




Fig. 6-7 – Geração do pulso de sincronismo para a fase A.

6.3.5. Circuitos de Comando e Proteções

Para o comando dos IGBTs SKM50GAL123D forma utilizados os circuitos de comando dedicados ("*drivers*") SKHI10/12 da Semikron, com as seguintes características principais:

- Comando de IGBTs com V_{CE} de até 1200 V;
- Compatível com entradas TTL e CMOS;
- Proteção contra curto-circuito através do monitoramento da tensão V_{CE} do IGBT;
- Desligamento suave na condição de curto-circuito;
- Isolação por foto-acoplador.
- Monitoração de sub-tensão na fonte de alimentação.
- Saída do sinal de erro com lógica em nível alto ou baixo;
- Fonte interna isolada.

O nível dos sinais de saída dos moduladores PWM do DSP é 0 V ou 3,3 V, para adaptar estes sinais ao nível de tensão dos circuitos lógicos e a entrada dos circuitos de comando são utilizados "buffers" (CI 7407) com a saída em coletor aberto conectada aos 15 V.

Foi implementada uma proteção por software que utiliza um sinal de controle (INIBE) através do pino de I/O IOPE_7, que inibe os pulsos de comando dos IGBTs caso a tensão de saída esteja fora dos limites mínimo e máximo. Para este sinal, utiliza-se o mesmo tipo de buffer para a adaptação do sinal e para a conexão com o pino de RESET dos circuitos de comando.

Esta proteção também inibe os comandos dos IGBTs na partida do DSP e em situações em que ocorra o reset do DSP, já que neste caso, o estado dos pinos dos PWMs é em nível alto. Detalhes do hardware de condicionamento de sinais do DSP para os circuitos de comando também podem ser observados no anexo E.

Além da proteção dos circuitos de comando e da proteção por software foram utilizados fusíveis ultra-rápidos Silized/Siemens de 35 A na entrada do retificador.

6.3.6. Conversores D/A

Para a visualização dos sinais internos do DSP foram utilizados três conversores digital-analógico (D/A) de 8 bits com redes R2R [60] e 4 entradas de seleção das variáveis a serem convertidas, utilizando 4 pinos de I/O da porta F do DSP (PF 0-3).

A Fig. 6-8 mostra o esquema elétrico do conversor D/A utilizado, juntamente com um amplificador para o ajuste do ganho de amostragem.




Fig. 6-8 – Conversor DA de 8 bits e amplificador para ajuste de ganho.

Estes conversores são conectados aos pinos de I/O das portas A, B e C do DSP, podendo ser escolhidas várias combinações de variáveis para a visualização. Assim, é possível monitorar os sinais de sincronismo, as razões cíclicas, as amostragens de tensão e corrente, as variáveis transformadas, etc.

6.4. Fontes Auxiliares e Circuito de Pré-Carga

Para a alimentação das placas de condicionamento de sinais, sensores, circuitos de comando, foi projetada uma fonte linear com sete saídas:

Saída 1: +15V/500mA para a alimentação dos CIs das placas de condicionamento de sinais e D/As, sensores de corrente e tensão.

Saída 2: -15V/500mA para a alimentação dos CIs das placas de condicionamento de sinais e D/As, sensores de corrente e tensão.

Saída 3: +24V/500mA para a alimentação da bobina do contactor de pré-carga.

Saída 4: +5V/300mA para a alimentação dos CIs lógicos das placas de condicionamento de sinais e DAs.

Saída 5: $\pm 15 \text{V}/500 \text{mA}$ para a alimentação da placa do circuito de comando para o interruptor S_A .

Saída 6: $\pm 15 \text{V}/500 \text{mA}$ para a alimentação da placa do circuito de comando para o interruptor S_B .

Saída 7: $\pm 15 \text{V}/500 \text{mA}$ para a alimentação da placa do circuito de comando para o interruptor S_C .

O esquema elétrico da fonte implementada é mostrado no anexo E.

Na partida do retificador são inseridos em série com cada uma das fases resistores de $6.8\Omega/50W$ para limitar a corrente de carga do capacitor de saída e após, estes resistores são curto-circuitados através de um contator (CWM40) cujo circuito de controle é apresentado na Fig. 6-9 [61].




Fig. 6-9 – Circuito de controle da bobina do contator.

O ajuste do tempo de atuação do circuito de pré-carga é feito através do potenciômetro de 5,1 k Ω .

O esquema elétrico completo das placas utilizadas no protótipo encontra-se no Anexo E.

6.5. Conclusão

Neste capitulo são apresentados o dimensionamento do estágio de potência, a definição dos componentes de potência utilizados, sensores, circuitos de sincronismo, circuitos de comando e é realizada uma breve descrição sobre o hardware para o condicionamento dos sinais de entrada e saída do DSP.

Capítulo 7 – Controle Digital e Implementação em DSP

7.1. Introdução

Neste capítulo são apresentadas as características da aplicação do controle digital aos retificadores do protótipo construído, o projeto dos controladores digitais e a implementação das rotinas de controle e modulação em DSP.

7.2. Discretização dos Modelos

Os parâmetros utilizados no projeto dos controladores digitais de corrente e no controlador digital de tensão são apresentados na Tabela 7-1.

Tabela 7-1 - Parâmetros do conversor.

Potência de saída (P _O)	20 kW
Tensão de saída (V _O)	700 V
Tensão eficaz de fase da rede (V_{EF})	220 V
Tensão de pico de fase da rede (V _P)	311 V
Tensão eficaz de linha de rede (V_L)	380 V
Frequência da rede (f _F)	60 Hz
Freqüência de comutação (f _s)	10 kHz
Rendimento do conversor (η)	95%
Resistência de carga (R _O)	24,5 Ω
Capacitância de saída (C _O)	4400μF
Indutância de entrada (L)	2,4 mH
Resistência série equivalente (rse)	0,32 Ω
Freqüência de amostragem da malha de corrente (f _{AI})	10 kHz
Freqüência de amostragem da malha de tensão (f _{AV})	60 Hz
Ganho do conversor A/D (K _{AD})	1/3,3
Ganho de amostragem de correntes (K _{AI})	$\frac{1}{1000} \cdot 56 \cdot \frac{22000}{47000} = 0,0262$
Ganho de amostragem de tensão (K _{AV})	$\frac{3725}{1000} \cdot \frac{120}{4 \cdot 27000} = 0,004138$
Ganho de desacoplamento (K _{desacopl})	$\frac{2 \cdot \pi \cdot f_{F} \cdot L}{V_{O}} \cdot \frac{V_{T}}{K_{AI} \cdot K_{AD}} = 0,08136$
Ganho do filtro anti aliasing (K _{FAA})	31416
Valor de pico do sinal triangular (V _T)	0,5

7.2.1. Malha de Corrente

A função de transferência para o projeto dos controladores de corrente é dada pela expressão (7.1).

$$\frac{\tilde{i}_{d}(s)}{\tilde{d}_{d}'(s)} = -\frac{K_{AI} \cdot K_{AD}}{V_{T}} \frac{V_{O}}{L \cdot s + R_{SE}} = -\frac{11,12}{0,0024 \cdot s + 0,32}$$
(7.1)

Considerado a função de transferência do filtro *anti aliasing* projetado no capítulo anterior, conforme (7.2), determina-se a função de transferência discretizada utilizada no projeto dos controladores discretos de corrente (7.3).

$$G_{FAA}(s) = -\frac{K}{s+K} = -\frac{31420}{s+31420}$$
 (7.2)

$$G_{IT}(z) = \frac{-0.3205 \cdot z - 0.1199}{z^2 - 1.03 \cdot z - 0.04264}$$
(7.3)

7.2.2. Malha de Tensão

Para a determinação da função de transferência utilizada para o projeto do controlador de tensão utiliza-se a mesma análise realizada no capítulo 3, onde se considera que a malha de corrente é mais rápida que a malha de tensão, resultando em (7.4) e (7.5).

$$\frac{\tilde{\mathbf{v}}_{o}(\mathbf{s})}{\tilde{\mathbf{i}}_{dref}(\mathbf{s})} = \frac{\mathbf{K}_{AV} \cdot \mathbf{K}_{AD}}{\mathbf{K}_{AI} \cdot \mathbf{K}_{AD}} \cdot \sqrt{\frac{3}{2}} \cdot \frac{\mathbf{V}_{p} \cdot \mathbf{R}_{o}}{2 \cdot \mathbf{V}_{o}} \frac{1 - \frac{4}{3} \cdot \frac{\mathbf{R}_{SE} \cdot \mathbf{P}_{o}}{\eta \cdot \mathbf{V}_{p}^{2}} - \mathbf{s} \cdot \frac{2}{3} \cdot \frac{\mathbf{L} \cdot \mathbf{P}_{o}}{\eta \cdot \mathbf{V}_{p}^{2}}}{1 + \mathbf{s} \cdot \mathbf{C}_{o} \cdot \frac{\mathbf{R}_{o}}{2}}$$
(7.4)

$$\frac{\tilde{\mathbf{v}}_{0}(\mathbf{s})}{\tilde{\mathbf{i}}_{\text{tot}}(\mathbf{s})} = \frac{-\mathbf{s} \cdot 0,000366 + 0,9552}{\mathbf{s} \cdot 0,0539 + 1} \tag{7.5}$$

Incluindo a expressão (7.2) do filtro *anti aliasing*, determina-se a função de transferência discreta para o projeto do controlador digital de tensão, aplicando-se a transformada Z, como apresentado na expressão (7.6).

$$G_{VT}(z) = \frac{0.2487 \cdot z + 0.005407}{z^2 - 0.734 \cdot z}$$
 (7.6)

7.3. Metodologia de Projeto dos Controladores Discretos

7.3.1. Controladores de Corrente

O projeto dos controladores discretos foi realizado considerando a resposta em freqüência do sistema controlado, para que se tenham metodologias de projetos semelhantes às aplicadas nos sistemas contínuos, como estudado no capítulo 3. Para tanto, é necessário aplicar a transformação W [62] [58], onde a variável z, é substituída por uma função de w dada pela expressão (7.7).

$$z = \frac{1 + \frac{T_A}{2} \cdot w}{1 - \frac{T_A}{2} \cdot w}$$
 (7.7)

Com isso, a função de transferência utilizada para o projeto dos controladores de corrente no plano W é dada pela expressão (7.8).

$$G_{IT}(w) = \frac{5}{8} \cdot (-20000 + w) \cdot \frac{1003 \cdot w + 44040000}{6477 \cdot w^2 + 119670000 \cdot w + 15800000000}$$
(7.8)

O controlador de corrente utilizado é do tipo proporcional mais integral (PI), cuja função de transferência no plano W é dada por (7.9).

$$C_{I}(w) = -K_{I} \cdot \frac{w + \omega z_{I}}{w}$$
(7.9)

A frequência de corte para a malha de corrente foi definida em um décimo da frequência de comutação, resultando nas frequências apresentadas em (7.10) e (7.11).

$$f_{CI} = \frac{f_s}{10} = 1 \text{ kHz} \tag{7.10}$$

$$\omega_{\rm CI} = 2 \cdot \pi \cdot f_{\rm CI} = 6283,18 \text{ rad/s}$$
 (7.11)

O zero do controlador proporcional mais integral foi alocado em uma frequência igual a cinco vezes a frequência da rede, conforme (7.12) e (7.13).

$$f_{ZI} = 5 \cdot f_F = 300 \text{ Hz}$$
 (7.12)

$$\omega_{\rm ZI} = 2 \cdot \pi \cdot f_{\rm ZI} = 1884,9 \text{ rad/s}$$
 (7.13)

As expressões (7.14), (7.15) e (7.16) são utilizadas para corrigir as distorções de freqüência que ocorrem quando a transformação para o plano W é realizada [62].

$$fv_{CI} = \frac{f_{AI}}{\pi} \cdot tan \left(\frac{\pi \cdot f_{CI}}{f_{AI}}\right) = 1,034 \text{ kHz}$$
 (7.14)

$$v_{\rm CI} = 2 \cdot \pi \cdot \text{fv}_{\rm CI} = 6498 \text{ rad/s}$$
 (7.15)

$$v_{\rm ZI} = 2 \cdot f_{\rm AI} \cdot \tan\left(\frac{\omega_{\rm ZI}}{2 \cdot f_{\rm AI}}\right) = 1891 \text{ rad/s}$$
 (7.16)

O ganho do controlador é definido de forma que se tenha a frequência de corte desejada, como definido pela expressão (7.17).

$$K_{I} = \frac{1}{\left| -\frac{w + v_{ZI}}{w} \cdot \frac{5}{8} \cdot \left(-20000 + w \right) \cdot \frac{1003 \cdot w + 44040000}{6477 \cdot w^{2} + 119670000 \cdot w + 15800000000} \right|_{w = v_{CI}}} = 1,34 \quad (7.17)$$

A função de transferência do controlador de corrente é dada por (7.18).

$$C_{I}(z) = -a_{I} \cdot \frac{z + b_{I}}{z - 1}$$
 (7.18)

As relações dos parâmetros deste controlador com os valores definidos no plano W são apresentadas nas expressões (7.19) e (7.20).

$$a_{I} = \frac{K_{I}}{2} \cdot (\nu_{ZI} \cdot Ta + 2) = 1,471$$
 (7.19)

$$b_{I} = \frac{v_{ZI} \cdot Ta - 2}{v_{ZI} \cdot Ta + 2} = -0,827$$
 (7.20)

A expressão (7.21) mostra a equação do controlador de corrente utilizado.

$$C_{I}(z) = \frac{D'_{d}(z)}{\text{Erro}_{Id}(z)} = -1,471 \cdot \frac{z - 0,827}{z - 1}$$
 (7.21)

Utilizando este controlador o sistema apresenta o lugar das raízes e a resposta em frequência mostrados na Fig. 7-1 e na Fig. 7-2, respectivamente.




Fig. 7-1 – Lugar das raízes.




Fig. 7-2 - Diagrama de Bode.

A resposta ao degrau de referência do sistema compensado é mostrada na Fig. 7-3.




Fig. 7-3 – Reposta ao degrau de referência.

Separando-se as partes integral e proporcional do controlador tem-se a expressão (7.22), com os ganhos definidos pelas expressões (7.23) e (7.24).

$$C_{I}(z) = \frac{D'_{d}(z)}{Erro_{Id}(z)} = -K_{PI} \cdot \left(1 + K_{II} \cdot \frac{z}{z - 1}\right)$$
(7.22)

$$K_{II} = -\frac{1+b_{I}}{b_{I}} = 0,209 \tag{7.23}$$

$$K_{PI} = -a_I \cdot b_I = 1,217$$
 (7.24)

Desta forma, as equações a diferença utilizadas para a implementação do controlador da corrente I_d são dadas a seguir.

• Expressão (7.25): erro de corrente I_d.

$$Erro_{Id} = I_{dREF_{Eile}} - I_{d}$$
 (7.25)

• Expressão (7.26): parcela proporcional da razão cíclica de eixo direto linha.

$$D'_{dP} = -1,217 \cdot Erro_{Id}$$
 (7.26)

• Expressão (7.27): parcela integral da razão cíclica de eixo direto linha.

$$D'_{dI} = D'_{dIANT} - 0,254 \cdot Erro_{Id}$$

$$(7.27)$$

• Expressão (7.28): razão cíclica de eixo direto linha total.

$$D_{d}' = D_{dP}' + D_{dI}' (7.28)$$

 Expressão (7.29): atualização da parcela integral da razão cíclica de eixo direto linha.

$$D'_{\text{dIANT}} = D'_{\text{dI}} \tag{7.29}$$

De forma semelhante, as equações a diferença utilizadas para a implementação do controlador da corrente I_q são as que seguem.

• Expressão (7.30): erro de corrente I_q.

$$Erro_{Iq} = -I_{q} \tag{7.30}$$

• Expressão (7.31): parcela proporcional da razão cíclica de eixo em quadratura linha.

$$D'_{qP} = -1,217 \cdot \text{Erro}_{Iq} \tag{7.31}$$

• Expressão (7.32): parcela integral da razão cíclica de eixo em quadratura linha.

$$D'_{qI} = D'_{qIANT} - 0,254 \cdot Erro_{Iq}$$
 (7.32)

• Expressão (7.33): razão cíclica de eixo em quadratura linha total.

$$D_{q}' = D_{qP}' + D_{qI}' (7.33)$$

• Expressão (7.34): atualização da parcela integral da razão cíclica de eixo em quadratura linha.

$$D'_{qIANT} = D'_{qI} \tag{7.34}$$

Na Fig. 7-3 observa-se um elevado sobre-sinal na resposta ao degrau do sistema compensado. Para atenuar este efeito, é inserido um filtro de referência com um pólo alocado na posição do zero do controlador de corrente (7.35)(7.36), desta forma a resposta do sistema passa a ser a mostrada na Fig. 7-4.




Fig. 7-4 – Reposta ao degrau de referência.

$$F(z) = \frac{1 + b_I}{z + b_I} \tag{7.35}$$

$$F(z) = \frac{I_{dREF_{Filtr}}(z)}{I_{dREF}(z)} = \frac{0.173}{z - 0.827}$$
(7.36)

A equação a diferenças para implementação do filtro de referência é mostrada na expressão (7.37).

$$I_{dREF_{Filtr}} = 0.827 \cdot I_{dREF_{FiltrANT}} + 0.173 \cdot I_{dREF_{ANT}}$$

$$(7.37)$$

7.3.2. Controlador de Tensão

Com a aplicação da transformação para o plano W, obtêm-se a expressão para o projeto do controlador de tensão, conforme (7.38).

$$G_{VT}(w) = -\frac{1}{2000} \cdot \frac{(-2+0.01666 \cdot w) \cdot (508214 + 4054.88 \cdot w)}{(2+0.01666 \cdot w) \cdot (266+14.45 \cdot w)}$$
(7.38)

O controlador de tensão utilizado também é do tipo PI, cuja função de transferência no plano W é dada por (7.39).

$$C_{V}(w) = Kp_{V} \cdot \frac{w + \omega z_{V}}{w}$$
(7.39)

A frequência de corte para a malha de tensão foi definida com sendo um décimo da frequência da rede, resultando nas frequências apresentadas na expressão (7.40) e na expressão (7.41).

$$f_{CV} = \frac{f_R}{10} = 6 \text{ Hz} \tag{7.40}$$

$$\omega_{\text{CV}} = 2 \cdot \pi \cdot f_{\text{CV}} = 37,699 \text{ rad/s} \tag{7.41}$$

O zero do controlador de tensão foi alocado em uma frequência próxima a frequência do pólo da planta, conforme (7.42) e (7.43).

$$f_{zv} = \frac{1}{2 \cdot \pi \cdot C_o \cdot \frac{R_o}{2}} = 2,95 \text{ Hz}$$
 (7.42)

$$\omega_{\text{ZV}} = 2 \cdot \pi \cdot f_{\text{ZV}} = 18,95 \text{ rad/s} \tag{7.43}$$

Corrigindo as distorções de frequência que ocorrem quando da transformação para o plano W, têm-se as expressões (7.44), (7.45) e (7.46).

$$fv_{CV} = \frac{f_{AV}}{\pi} \cdot tan \left(\frac{\pi \cdot f_{CV}}{f_{AV}} \right) = 6,2 \text{ Hz}$$
 (7.44)

$$v_{\rm CV} = 2 \cdot \pi \cdot \text{fv}_{\rm CV} = 38,99 \text{ rad/s}$$
 (7.45)

$$v_{\text{ZV}} = 2 \cdot f_{\text{AV}} \cdot \tan\left(\frac{\omega_{\text{ZV}}}{2 \cdot f_{\text{AV}}}\right) = 18,7 \text{ rad/s}$$
 (7.46)

Pela expressão (7.47) determina-se o ganho do controlador de tensão para obter-se a frequência de corte desejada.

$$K_{V} = \frac{1}{\left| \frac{W + v_{ZV}}{W} \cdot \frac{-1}{2000} \cdot \frac{\left(-2 + 0,01666 \cdot W\right) \cdot \left(508214 + 4054,88 \cdot W\right)}{\left(2 + 0,01666 \cdot W\right) \cdot \left(266 + 14,45 \cdot W\right)} \right|_{W = v_{CV}}} = 2,11$$
 (7.47)

A função de transferência do controlador de tensão no plano Z é dada pela expressão (7.48).

$$C_{V}(z) = a_{V} \cdot \frac{z + b_{V}}{z - 1} \tag{7.48}$$

As relações dos parâmetros do controlador de tensão com os valores definidos no plano W são apresentadas nas expressões (7.49) e (7.50).

$$a_{V} = \frac{Kp_{V}}{2} \cdot (\nu_{ZV} \cdot Ta + 2) = 2,44$$
 (7.49)

$$b_{V} = \frac{\omega_{ZV} \cdot Ta - 2}{\omega_{ZV} \cdot Ta + 2} = -0,73$$
 (7.50)

Em (7.51) tem-se a função de transferência do controlador utilizado para o controle da corrente de eixo direto.

$$C_{V}(z) = \frac{I_{dREF}(z)}{Erro_{V}(z)} = 2,44 \cdot \frac{z - 0,73}{z - 1}$$
 (7.51)

O lugar das raízes e o diagrama de Bode do sistema compensado estão na Fig. 7-5 e na Fig. 7-6, respectivamente.




Fig. 7-5 – Lugar das raízes.





Fig. 7-6 – Diagrama de Bode.



Na Fig. 7-7 é mostrada a resposta do sistema compensado ao degrau de referência.

Fig. 7-7 – Resposta ao degrau de referência.

Separando-se as partes integral e proporcional deste controlador tem-se a expressão (7.52), com os ganhos definidos pelas expressões (7.53) e (7.54).

$$C_{V}(z) = \frac{I_{dREF}}{Erro_{V}} = K_{PV} \cdot \left(1 + K_{IV} \cdot \frac{z}{z - 1}\right)$$
(7.52)

$$K_{IV} = -\frac{1 + b_{V}}{b_{V}} = 0,369 \tag{7.53}$$

$$K_{PV} = -a_V \cdot b_V = 1{,}78 \tag{7.54}$$

As equações a diferença utilizadas para a implementação do controlador da tensão de saída são dadas a seguir.

• Expressão (7.55): erro de tensão de saída.

$$Erro_{V} = Vo_{REF} - Vo (7.55)$$

• Expressão (7.56): parcela proporcional da corrente de eixo direto de referência

$$I_{dREFP} = 1,78 \cdot Erro_{V} \tag{7.56}$$

Expressão (7.57): parcela integral da corrente de eixo direto de referência

$$I_{dREFI} = I_{dREFIANT} + 0,658 \cdot Erro_{V}$$
 (7.57)

• Expressão (7.58): corrente de eixo direto de referência total

$$I_{dREF} = I_{dREFP} + I_{dREFI} \tag{7.58}$$

• Expressão (7.59): atualização da parcela integral da corrente de eixo direto de referência.

$$I_{dREFIANT} = I_{dREFI} \tag{7.59}$$

Após a definição dos parâmetros dos controladores, foram traçados os lugares das raízes para verificar a posição dos pólos de malha fechada, frente às variações de parâmetros do retificador.

A Fig. 7-8 mostra o lugar das raízes no plano Z, para a função de transferência da malha de corrente e o controlador utilizado com os parâmetros definidos anteriormente, neste caso, variou-se o valor da indutância de entrada de 1,8 mH a 3 mH.




Fig. 7-8 – Lugar das raízes para a malha de corrente.

Para a malha de tensão, foram variados os valores de resistência de carga entre 24,5 Ω e 10 k Ω , ficando os pólos em malha fechada posicionados conforme a Fig. 7-9.




Fig. 7-9 – Lugar das raízes para a malha de tensão e variação da resistência de carga.

A posição dos pólos em malha fechada para variações de indutância de entrada entre 1,8 mH e 3mH é verificada na Fig. 7-10. Para variações da tensão de entrada em ±20 V têm-se os pólos em malha fechada posicionados conforme a Fig. 7-11.




Fig. 7-10 – Lugar das raízes para a malha de tensão e variação da indutância de entrada.





Fig. 7-11 – Lugar das raízes para a malha de tensão e variação da tensão de entrada.

Verifica-se que em todos os casos, os sistemas continuam estáveis, com os pólos de malha fechada dentro do círculo de raio unitário no plano Z [62].

7.3.3. Simulações

Para verificar o desempenho dos controladores digitais projetados, foram realizadas simulações numéricas considerando a implementação das equações a diferenças desenvolvidas na seção anterior, a precisão da representação no formato de ponto fixo com 16 bits e a frequência de amostragem utilizada.



A Fig. 7-12 mostra o diagrama completo do sistema simulado.

Fig. 7-12 - Diagrama completo utilizado na simulação.

Na Fig. 7-13 é mostrado o estágio de potência do retificador unidirecional utilizado nestas simulações.




Fig. 7-13 – Estágio de potência.

A Fig. 7-14 mostra a lógica utilizada para a implementação da modulação vetorial, dando como exemplo, a determinação da razão cíclica da fase A, a partir dos resultados da transformação inversa.




Fig. 7-14 – Lógica para modulação vetorial.

A lógica utilizada para simulação da transformação direta aplicada ao retificador unidirecional é apresentada na Fig. 7-15.





Fig. 7-15 – Transformação direta.



A Fig. 7-16 mostra a lógica utilizada para a transformação inversa.

Fig. 7-16 – Transformação inversa.

A implementação da equação a diferenças do controlador de tensão é mostrada na Fig. 7-17.




Fig. 7-17 – Controlador de tensão.

A Fig. 7-18 mostra a implementação da equação a diferenças do controlador de corrente




Fig. 7-18 – Controlador de corrente.

Na Fig. 7-19 é mostrada a implementação da equação a diferenças do filtro de referência




Fig. 7-19 – Filtro de referência.

A seguir serão mostradas as formas de onda obtidas nestas simulações para as respostas ao degrau de referência e ao degrau de carga.

O comportamento da tensão de saída para a aplicação de um degrau de 10% na referência da tensão de saída aplicado no instante t = 300 ms é verificado na Fig. 7-20.




Fig. 7-20 – Tensão de saída.

O comportamento das correntes de entrada para a aplicação do degrau na referência de tensão é mostrado na Fig. 7-21.




Fig. 7-21 – Correntes de entrada.

Na Fig. 7-22 são apresentadas as correntes de eixo direto de eixo em quadratura.

Observa-se que o comportamento da corrente de eixo segue a dinâmica imposta pela malha de tensão, cuja amostragem é feita em períodos de 16,666 ms.




Fig. 7-22 – Correntes de eixo direto e de eixo em quadratura.

O comportamento das razões cíclicas de eixo direto de eixo em quadratura é mostrado na Fig. 7-23. Neste caso, estes sinais seguem a dinâmica das malhas de corrente, cuja amostragem é feita na frequência de comutação dos interruptores.




Fig. 7-23 – Razão cíclica de eixo direto de razão cíclica de eixo em quadratura.

As razões cíclicas D_{α} e D_{β} são mostradas na Fig. 7-24.




Fig. 7-24 – Razão cíclica D_{α} e razão cíclica $D_{\beta}.$

Na Fig. 7-25 é apresentada a razão cíclica para os interruptores das fases A, B e C. O valor de pico do sinal triangular utilizado pelo comparador do modulador PWM é 0,5.




Fig. 7-25 – Razão cíclica das fases A, B e C.

Na aplicação de um degrau de carga de 50% no instante t = 500 ms, verificam-se as formas de onda da tensão de saída na Fig. 7-26 e das correntes de entrada na Fig. 7-27.




Fig. 7-26 – Tensão de saída.

Neste caso, o sobre-sinal da tensão de saída é menor que 10%.




Fig. 7-27 – Correntes de entrada.

Os resultados obtidos nas simulações dos controladores digitais servem para validar o projeto destes controladores e se aproximam dos resultados obtidos na simulação dos controladores analógicos.

7.4. Características do DSP Utilizado

O processador digital de sinais utilizado foi do TMS320LF2407A da Texas Instruments [63-65] com o kit de desenvolvimento eZdspTMLF2407 da Spectrum Digital.

Como principais características deste DSP e de interesse para a aplicação no controle e modulação de retificadores trifásicos, podem-se citar [59]:

- Ciclo de instrução de 25ns;
- Desempenho de 40 MIPS;
- Até 32k de palavras de 16 bits de E²PROM Flash (4 setores);
- Até 2,5k de palavras de 16 bits de RAM de Dados/Programa. Sendo 544 palavras de RAM de duplo acesso e até 2k palavras de RAM de simples acesso;
- Dois módulos gerenciadores de eventos (EVA e EVB);
- Dois "Timers" de propósito geral de 16 bits;
- Oito canais de PWM de 16 bits;

- Sincronização para o conversor analógico digital;
- Interface de memória externa: 64k de programa, 64k de dados e 64k de I/O;
- Watchdog;
- Conversor analógico-digital de 10 bits, com 8 ou 16 canais de entrada multiplexados e tempo de conversão de 500ns;
- Até 40 pinos de entrada e saída programáveis individualmente;
- Até cinco interrupções externas.

Outras características deste processador podem ser encontradas nos manuais e "applications" disponibilizados pelo fabricante [63-65], nas referências [57] [58] e principalmente na referência [59] onde é feita uma análise da aplicação de DSPs para o controle de um retificador trifásico.

O desenvolvimento dos programas de controle do retificador foi realizado no ambiente de programação *Code Composer* [66] fornecido pelo fabricante do kit de desenvolvimento.

Entre outras características, este programa permite a criação de projetos com a construção dos programas em linguagem assembly, a inserção dos arquivos auxiliares na programação, a compilação e linkagem dos programas, a depuração do programa e a visualização de variáveis internas do DSP, conforme pode ser observado na Fig. 7-28.




Fig. 7-28 – Ambiente de programação Code Composer.

7.5. Programação

7.5.1. Fluxograma

A Fig. 7-29 mostra o fluxograma utilizado para a programação em assembly.




Fig. 7-29 – Fluxograma do programa de controle do retificador trifásico.

O desenvolvimento da programação do DSP foi realizado em linguagem assembly, sendo que as variáveis consideradas no programa estão no formato Q15 [58], com valores entra -1 e 1. Desta forma, os resultados das operações de produtos ficam limitados dentro desta faixa de operação.

Inicialmente, é feita a definição dos valores utilizados, ganhos e valores iniciais das variáveis utilizadas no programa. São definidos os registros para a configuração do sistema, para a configuração do conversor analógico digital (A/D), dos módulos gerenciadores de eventos (EVMs) e dos pinos de entrada e saída digital (I/Os).

Após as configurações iniciais, são habilitadas as interrupções pelo conversor analógico digital e o programa entra em um laço de espera, até a conclusão da conversão de todas as variáveis lidas pelo conversor A/D.

O disparo da conversão A/D é definido pelo Timer 3 do gerenciador de eventos B (EVB), como o período do PWM é bem maior que o tempo para realizar as conversões, garante-se que em cada período, tem-se a amostragem das variáveis controladas.

Quando as conversões das correntes de entrada e da tensão de saída são concluídas, ocorre o desvio do programa para a rotina de tratamento do pedido de interrupção gerado pelo conversor A/D. Nesta rotina, são armazenados os resultados das conversões A/D e são definidos os valores para o controle vetorial e a aplicação da modulação vetorial ao retificador PWM unidirecional.

As funções relacionadas com a partida do retificador utilizam como variável auxiliar um "TEMPORIZADOR" que é incrementado a cada ciclo de rede. A descrição do procedimento de partida do retificador é detalhada no item 7.5.5.

Após a saída dos sinais de controle e a visualização das variáveis internas do DSP, o programa volta ao laço principal e espera o término da próxima conversão.

7.5.2. Configurações

a) Definição de Valores e Inicialização do Sistema

Na parte inicial do programa são definidas as constantes e variáveis utilizadas no programa e os valores iniciais destas variáveis, como por exemplo, os valores de razão cíclica dos eixos direto, do eixo em quadratura, dos eixos alfa e beta, correntes de entrada, corrente de eixo direto, corrente de eixo em quadratura, etc.

É reservada uma região da memória para a pilha e definidos os endereços dos vetores de interrupção. O registro auxiliar AR1 é utilizado como o ponteiro da pilha.

b) Pinos de Entrada/Saída Digital (I/O)

A função dos pinos de I/O é definida pelos registros MCRA, MCRB e MCRC, podendo ser a função primária: PWMs, CAPs, etc. ou a função secundária de pino de entrada ou saída digital.

Os pinos de I/O são definidos como entrada ou saída e inicializados através da configuração dos registros PADATDIR, PBDATDIR, PCDATDIR PEDATDIR e PFDATDIR, sendo que as portas A, B e C são consideradas como saída para a conversão digital-analógica e visualização das variáveis internas do DSP.

O pino 7 da porta E (IOPE7) é definido como saída para a variável de proteção Inibe, e os pinos 7, 9 e 11 são as saídas do sinal PWM para as fases A, B e C, respectivamente.

Os pinos de 0 a 6 da porta F são configurados como entradas digitais, sendo os quatro primeiros utilizados para a seleção das variáveis a serem visualizadas pelos conversores D/A e os três últimos como entrada dos sinais de sincronismo para as fases A, B e C.

c) Conversores Analógico/Digital (A/D)

O conversor A/D foi configurado para realizar quatro conversões na sequência um (SEQ1) com os canais CONV00, CONV01, CONV02 e CONV03 lendo as correntes I_A , I_B , I_C e a tensão de saída V_O através dos pinos 1, 2, 3 e 4 do conector P2 do kit eZdspTMLF2407.

O início da conversão para a SEQ1 foi definido a partir de um evento no EVB, estas funções foram configuradas a partir dos registros ADCTRL1, MAX_CONV, CHSELSEQ1 e ADCTRL2.

d) Gerenciador de Eventos

A definição dos pulsos de comandos dos IGBTs do retificador unidirecional foi realizada a través dos PWMs do gerenciador de eventos B. Para tanto, o Timer 3 foi

configurado para operar na frequência de 10080 Hz, implicando em 168 períodos de chaveamento em um período de rede.

Este "timer" foi configurado para operar no modo de contagem contínua crescente e decrescente ("continuous-up/down") e para disparar o conversor A/D no "underflow".

Para definir estas funções, foram configurados os registros T3CON, T3CNT, T3PR, GPTCOMB, ACTRB e COMCONB.

e) Interrupções

As interrupções utilizadas no programa foram definidas através dos registros de interrupção IFR, IMR e INTM. Sendo que a interrupção de maior interesse é a do conversor A/D, ficando esta interrupção habilitada e as interrupções dos gerenciadores de eventos desabilitadas pela configuração dos registros EVAIFRA, EVAIFRB, EVAIFRC, EVBIFRA, EVBIFRB e EVBIFRC.

7.5.3. Amostragem de Sinais

Após a conversão das variáveis amostradas (conversor A/D de 10 bits) estas variáveis são adaptadas ao formato Q15 e armazenadas. Como as amostras da corrente de entrada sofrem a adição de um nível CC que não é fixo para as várias condições de operação do retificador, é necessário retirar o valor médio destas correntes.

Isto é feito através do armazenamento de todos os valores do ciclo anterior da rede (amostragem de 168 pontos) e do cálculo da média destes valores. Desta forma, este valor médio é subtraído do valor das amostras.

Estes resultados estão sincronizados com a fase A, sendo que a cada passagem pelo zero da rede, estes valores são atualizados.

7.5.4. Teste de Sincronismo

Para sincronizar o retificador com a rede elétrica foi utilizado o sinal da entrada digital IOPF_4 (fase A) e detectada a transição de borda de subida deste sinal. Isto foi feito testando-se a variável auxiliar SincA e seu valor anterior (SincA ant).

Quando o valor atual desta variável é maior que seu valor anterior, detecta-se o inicio do semiciclo positivo da fase A. Neste instante, os valores dos ponteiros das

senoides utilizadas nas transformações, e o valor do registro auxiliar AR6 (definição de setores) são reiniciados.

7.5.5. Proteções de Nível de Tensão e Partida Suave

Foram definidos limites mínimo e máximo de tensão de saída para a operação do retificador com a correção do fator de potência (PFC). Fora destes limites, o sinal Inibe é ativado e as razões cíclicas das três fases são zeradas, com isso, os pulsos de comando dos interruptores do retificador são inibidos.

A amostra da tensão de saída é comparada com um valor mínimo de tensão de saída próximo ao pico da tensão de linha, sendo que abaixo deste nível, o retificador não está operando como elevador e o acionamento dos interruptores não é desejado.

Da mesma forma, a comparação com um valor máximo possibilita a proteção contra sobretensões que podem ser destrutivas para os semicondutores, capacitores, etc.

Nas comparações dos limites máximo e mínimo foram definidas faixas de histerese para evitar que ocorram oscilações devidas à ondulação da tensão de saída.

Durante o transitório de partida, os pulsos de comando dos interruptores do retificador são inibidos. Fazem-se então as partidas progressivas para as razões cíclicas e após para a referência de tensão de saída, com o objetivo de limitar os picos de corrente nos semicondutores e evitar a atuação da proteção dos circuitos de comando.

A partir do valor mínimo de tensão de saída, próximo ao pico da tensão de linha da rede, o "TEMPORIZADOR" começa a contar os ciclos da rede. Após a energização do protótipo espera-se um intervalo de aproximadamente 300ms para fechar o contator de précarga. Após este transitório a tensão de saída atinge um valor de aproximadamente 500 V para uma carga mínima de 150 Ω .

Passado um segundo de contagem do "TEMPORIZADOR", liberam-se os pulsos de comando dos IGBTs. Inicialmente, impõem-se as razões cíclicas de eixo direto e de eixo em quadratura pelo intervalo de 35 ciclos da rede.

O "soft-start" de razão cíclica é necessário para colocar o sistema em operação com o controle vetorial, onde o formato de razão cíclica adequado para a operação em malha aberta é definido através da transformação inversa e da estratégia de modulação proposta.

O comportamento das razões cíclicas de eixo direto e de eixo em quadratura, para a operação com fator de potência unitário é dado pelas expressões (7.60) e (7.61).

$$D_{d} = \sqrt{\frac{3}{2}} \cdot \frac{V_{P}}{V_{O}} - \frac{R_{SE} \cdot I_{d}}{V_{O}}$$
 (7.60)

$$D_{q} = \frac{L \cdot \omega \cdot I_{d}}{V_{O}} \tag{7.61}$$

Para a variação da tensão de saída de 500 V até 700 V apresenta-se a evolução dos sinais da razão cíclica de eixo direto e da razão cíclica de eixo em quadratura na Fig. 7-30.




Fig. 7-30 – Comportamento das razões cíclicas.

Desta forma, foram impostos os valores de razão cíclica de eixo em quadratura com a variação de 0,006591 até 0,008728 com os respectivos valores no formato Q15 incrementados a cada período da rede. Os valores da razão cíclica de eixo direto variaram de 0,759 até 0,581 com seus valores correspondentes no formato Q15 sendo decrementados com uma frequência igual à metade da frequência de comutação.

Para esta variação de razões cíclicas a tensão de saída varia de 500 V até aproximadamente 650 V, quando o sistema deixa de operar em malha aberta e passam a operar os controladores de corrente e tensão.

No momento da comutação do controle, as referências devem ser ajustadas para os valores de saída no momento desta transição e devem ser armazenados os valores anteriores das variáveis utilizadas no cálculo das leis de controle.

A partir deste momento é liberada a partida progressiva para a referência de tensão de saída, sendo que este valor passa a ser incrementado a partir do seu valor atual de tensão, até atingir seu valor nominal.

O comportamento da tensão de saída durante o transitório de partida é mostrado na Fig. 7-31.




Fig. 7-31 – Comportamento da tensão de saída durante o transitório de partida.

7.5.6. Transformação Direta e Inversa

No cálculo das transformações direta e inversa definidas no Capítulo 2 são utilizadas funções seno e cosseno sincronizadas com as tensões de entrada das três fases, considerando-se o referencial deslocado de 90°, conforme a Fig. 2.7.

Assim, foram definidos seis ponteiros para a leitura de uma tabela com uma função senoidal de 168 pontos no formato Q15 para a realização das funções $\operatorname{sen}(\omega \cdot t)$, $\operatorname{sen}(\omega \cdot t + 120^{\circ})$, $\operatorname{sen}(\omega \cdot t - 120^{\circ})$, $\operatorname{cos}(\omega \cdot t)$, $\operatorname{cos}(\omega \cdot t + 120^{\circ})$ e $\operatorname{cos}(\omega \cdot t - 120^{\circ})$ como apresentado na Fig. 7-32. Neste caso, a função $\operatorname{cos}(\omega \cdot t)$ deslocada de 90° está em fase com a tensão $\operatorname{v}_A(t)$ e seu sinal de sincronismo Sinc_A.

Desta forma, o ponteiro da função $\cos\left(\omega\cdot t - 90^\circ\right)$ (Pcos) assume o primeiro valor da tabela no inicio do semiciclo positivo da fase A. Os valores iniciais das outras funções trigonométricas utilizadas são obtidos pela projeção de seus respectivos valores neste instante, sobre a função de referência $\cos\left(\omega\cdot t - 90^\circ\right)$.

É realizado um teste para verificar se os ponteiros chegaram ao fim da tabela, neste caso, no próximo período de chaveamento, eles voltam a apontar para a posição do início da tabela.

A partir destas definições, a realização das transformações direta e inversa se resume na leitura dos valores da tabela e no produto e soma de variáveis.




Fig. 7-32 – Ponteiros das senoides e cossenoides.

7.5.7. Implementação dos Controladores

Uma vez definidos os ganhos dos controladores e filtros, amostradas as variáveis a serem controladas e realizadas as devidas transformações, a implementação dos controladores é feita a partir das equações a diferenças desenvolvidas na seção 7.3 através da soma e produto de variáveis e do armazenamento das variáveis anteriores para a implementação dos atrasos.

Ou seja, os controladores são implementados através de equações algébricas facilmente realizadas pelo DSP.

7.5.8. Definição dos Setores e Cálculo das Razões Cíclicas

A definição dos setores de corrente é feita a partir de testes realizados com o registro auxiliar AR6. Com 168 períodos de chaveamento por período da rede, foi feita a divisão deste período em 6 setores com intervalos de 60° (28 pontos).

O registro auxiliar AR6 assume o valor um a cada inicio de semi-período de tensão da fase A e é incrementado a cada período de comutação. A lógica para definição dos setores de corrente é apresentada em (7.62).

$$\begin{cases} 1 \le AR6 \le 28 \implies \text{setor } C - \\ 29 \le AR6 \le 56 \implies \text{setor } A + \\ 57 \le AR6 \le 84 \implies \text{setor } B - \\ 85 \le AR6 \le 112 \implies \text{setor } C + \\ 113 \le AR6 \le 140 \implies \text{setor } A - \\ 141 \le AR6 \le 156 \implies \text{setor } B + \end{cases}$$

$$(7.62)$$

Uma vez definidos os setores de corrente, aplicam-se as equações desenvolvidas no capítulo 3 ou no capítulo 4 para o cálculo das razões cíclicas das fases A, B e C.

7.6. Conclusão

Neste capítulo foi apresentado com exemplo o projeto dos controladores digitais para a potencia de saída de 20 kW, com a amostragem da malhas de tensão em 60 Hz a amostragem das malhas de corrente em 10 kHz.

O desempenho dos controladores de tensão e corrente foi verificado através de simulações digitais que consideram as freqüências de amostragens utilizadas e a precisão da lógica de ponto fixo.

Foi feita uma breve descrição das características do processador utilizado e da programação realizada, com a caracterização dos principais registros utilizados e da configuração dos periféricos necessários para o controle e modulação do retificador trifásico unidirecional.

Capítulo 8 – Resultados Experimentais

8.1. Introdução

Neste capítulo são apresentados os resultados experimentais dos ensaios realizados para os protótipos implementados (retificador trifásico unidirecional Y_1 e retificador trifásico unidirecional Δ 1).

Inicialmente, serão apresentados os resultados para a operação dos retificadores com a potência de 10 kW, tensão de linha na entrada de 220 V e tensão de saída de 400 V.

Após serão mostrados os resultados para a potência nominal do protótipo, conforme as especificações definidas no capítulo 6 e no capitulo 7.

8.2. Operação sem Correção de Fator de Potência

O comportamento da estrutura sem a correção de fator de potência (PFC) foi verificado deixando-se os interruptores bloqueados e mantendo-se os indutores de entrada do retificador. Na Tabela 8-1 são apresentados os parâmetros utilizados para análise do retificador e os resultados obtidos neste ensaio.

Tensão de entrada (V _{IN})	127 V
Potência de saída (P _O)	2 kW
Distorção harmônica total de corrente (THD _I)	29,2%
Distorção harmônica total de tensão (THD _V)	1,6%
Fator de potência (FP)	0,914

Tabela 8-1 – Parâmetros do retificador.

As formas de onda de tensão e corrente nas três fases de entrada do retificador são mostradas na Fig. 8-1 (a), (c) e (e), juntamente com os respectivos espectros harmônicos das correntes de entrada na Fig. 8-1 (b), (d) e (f).

Neste caso, verifica-se que apesar do elevado fator de potência, a distorção das correntes de entrada e o conteúdo individual das componentes harmônicas destas correntes não satisfazem a norma IEC 61000 3-4 [2] que estabelece o limite de 16% para a distorção harmônica total de corrente e 14% para o valor percentual da quinta harmônica em relação a componente fundamental da corrente de entrada.




Fig. 8-1 – Tensões de referência e correntes de entrada.

8.3. Testes das Rotinas Implementadas

Nesta seção são apresentados alguns resultados obtidos das rotinas utilizadas no programa de controle dos retificadores unidirecionais para a operação nas condições do item 8.2.

Na figura Fig. 8-1 (a) são apresentados os sinais de sincronismo das três fases lidos nos conversores D/A, gerados a partir das entradas digitais de sincronismo juntamente com a corrente da fase A.

Os sinais de sincronismo da fase A, o sinal que define os setores de corrente e o sinal amostrado da tensão de saída, lidos nos conversores D/A, são apresentados na Fig. 8-2 (b) juntamente com a corrente da fase A.




Fig. 8-2 - Sinais auxiliares.

Neste ensaio, são gerados os sinais de comando e de razão cíclica para os retificadores Y_1 e Δ_1 a partir dos valores nominais de razão cíclica de eixo direto e de razão cíclica de eixo em quadratura.

Os sinais de razão cíclica para o retificador Y_1 gerados pelo DSP e lidos nos conversores D/A são apresentados na Fig. 8-3.




Fig. 8-3 – Razões cíclicas para o retificador Y 1.

A Fig. 8-4 mostra os sinais de comando dos interruptores de cada braço conectados às fases A, B e C do retificador Y_1 para os sub-setores de um semi-período de rede. O formato e a evolução dos sinais de comando e de razão cíclica correspondem aos apresentados no capítulo 3.




Fig. 8-4 – Sinais de comando em cada um dos sub-setores para o retificador Y_1.

Para o retificador Δ_1, os sinais de comando dos interruptores de cada braço conectados às fases A, B e C são mostrados na Fig. 8-5 e os sinais de razão cíclica gerados pelo DSP e lidos nos conversores D/A são apresentados na Fig. 8-6.

Neste caso, o formato e a evolução dos sinais de comando e de razão cíclica correspondem aos apresentados no capítulo 4.




Fig. 8-5 – Sinais de comando em cada um dos sub-setores para o retificador Δ_1 .




Fig. 8-6 – Razões cíclicas para o retificador Δ_1 .

8.3.1. Procedimento de Partida

Os principais sinais relacionados com o transitório de partida do retificador para a tensão de entrada em 380 V e saída em 700 V são mostrados na Fig. 8-7.

A evolução dos sinais de razão cíclica durante o transitório de partida (Dd_{SOFT} e Dq_{SOFT}) é apresentada na Fig. 8-7 (a) e o comportamento da tensão de saída e das correntes de entrada é verificado na Fig. 8-7 (b).

Verifica-se a concordância dos sinais com aqueles descritos no procedimento de partida detalhado na secção 7.5.5, onde se têm a limitação dos picos de corrente de entrada pelos resistores de pré-carga e o aumento gradativo da tensão de saída até que seja atingido o seu valor de referência nominal.




Fig. 8-7 – Transitório de Partida.

8.4. Retificador Unidirecional Y_1

Os ensaios do retificador unidirecional Y_1 e do retificador unidirecional Δ_1 foram realizados com duas configurações, inicialmente são apresentados os resultados para uma tensão de linha de entrada de 220 V, tensão de saída de 400 V e a variação da potência de saída em seis estágios até o valor de 10 kW. Na segunda configuração, o valor da tensão de linha de entrada é de 380 V e o valor da tensão de saída é de 700 V, com potência de saída de até 20kW.

8.4.1. Operação com $V_L = 220 \text{ V e } V_O = 400 \text{ V}$

Nesta configuração foi adotada a mesma metodologia de projeto para os controladores discretos utilizada no capítulo 7.

Os parâmetros dos controladores das malhas de corrente utilizados são apresentados em (8.1) e em (8.2) e o valor da constante de desacoplamento utilizada é dado em (8.3).

$$K_{II} = 0,209$$
 (8.1)

$$K_{PI} = 2.13$$
 (8.2)

$$K_{\text{desacopl}} = 0,01423 \tag{8.3}$$

Para a malha de tensão os parâmetros do controlador são apresentados em (8.4) e em (8.5).

$$K_{IV} = 0,065$$
 (8.4)

$$K_{PV} = 2 \tag{8.5}$$

A Fig. 8-8 mostra as correntes de entrada do retificador unidirecional Y_1 para seis diferentes valores de potência de saída. Observa-se que à medida que a potência aumenta, a ondulação da corrente de entrada é menos significativa em relação ao valor total desta corrente e que são apresentadas pequenas distorções de corrente.

Estas distorções ocorrem porque a modulação para as estruturas unidirecionais é dividida em setores e o formato de razão cíclica utilizado apresenta descontinuidades que os controladores de corrente não conseguem realizar instantaneamente.

Além disso, as estruturas unidirecionais não conseguem operar com tensões e correntes com sinais opostos e no cruzamento pelo valor zero de tensão as variações de corrente ficam limitadas ao sinal do setor em que se está operando.






Fig. 8-8 - Correntes nas fases A, B e C.


Na Fig. 8-9 apresenta-se a corrente nas três fases e os respectivos sinais de sincronismo para a potência de 10 kW, verifica-se que os sinais de corrente apresentam baixa taxa de distorção e estão em fase com as tensões de entrada. A Tabela 8-2 mostra os valores obtidos para a taxa de distorção harmônica de corrente (THD_I), a taxa de distorção harmônica de tensão (THD_V), o fator de deslocamento (FD) e o fator de potência (FP).




a) Tensão de referência e corrente na fase A.




c) Tensão de referência e corrente na fase B.




e) Tensão de referência e corrente na fase C.



b) Harmônicas de corrente para a fase A.



d) Harmônicas de corrente para a fase B.



f) Harmônicas de corrente para a fase C.

Fig. 8-9 – Tensão e corrente de entrada.

Tabela 8-2 – Fator de potência.

	THD_V	THD_{I}	FD	FP
Fase A	2,47%	2,61%	0,0844°	0,9993
Fase B	1,79%	2,40%	1,8957°	0,9990
Fase C	1,99%	2,29%	1,1010°	0,9993

Na Fig. 8-10 (a) observa-se a tensão de saída regulada no valor de 400 V, juntamente com as correntes de entrada. Um detalhe da ondulação da tensão de saída é apresentado na Fig. 8-10 (b), na qual se observa que além da componente de alta freqüência, aparecem ondulações de baixa freqüência devidas às diferenças entre as tensões de entrada e a característica de divisão em setores para a modulação empregada.




Fig. 8-10 - Tensão de saída.

Na Fig. 8-11 são verificadas as amostras da corrente de eixo direto e a corrente de eixo em quadratura lidas nos conversores D/A que apresentam níveis de off-set de aproximadamente 2,7 V para estas variáveis.

Estas grandezas apresentam formato contínuo e são verificadas juntamente com o sinal de sincronismo da fase A e a corrente nesta fase.




Fig. 8-11 - Corrente de eixo direto e corrente de eixo em quadratura.

Na Fig. 8-12 são mostradas a razão cíclica de eixo direto e a razão cíclica de eixo em quadratura, nas mesmas condições apresentadas para as correntes de eixo direto e de eixo em quadratura.




Fig. 8-12 - Razão cíclica de eixo direto e razão cíclica de eixo em quadratura.

As razões cíclicas dos eixos α e β , lidas nos conversores D/A são mostradas na Fig. 8-13, com o mesmo nível de off-set das medidas anteriores.




Fig. 8-13 - Razão cíclica do eixo α e razão cíclica do eixo β .

As razões cíclicas das fases A, B e C são mostradas na Fig. 8-14, verificando-se a semelhança com os sinais teóricos apresentados anteriormente.




Fig. 8-14 - Razões cíclicas para as fases A, B, e C.

A seguir, serão apresentadas as formas de onda relativas ao funcionamento do estágio de potência, para a potência de 10 kW.

A Fig. 8-15 mostra a forma de tensão sobre o indutor e a corrente no indutor, na qual se observa o valor máximo de aproximadamente 240 V.




Fig. 8-15 – Formas de onda de tensão e corrente (20 A/div) para os indutores de entrada.

A Fig. 8-16 (a) mostra a forma de tensão corrente no interruptor S_A e a Fig. 8-16 (b) mostra a forma de tensão e corrente no diodo D_{A1} , ambos os resultados são coerentes com aqueles apresentados em [27].




Fig. 8-16 – Formas de onda de tensão e corrente (20 A/div) nos semicondutores.

A Fig. 8-17 (a) mostra a forma de tensão e corrente no diodo D_{A3} e a Fig. 8-17 (b) mostra a forma de tensão e corrente no diodo D_{A5} , neste caso também se têm a correspondência com os resultados apresentados em [27].




Fig. 8-17 – Formas de onda de tensão e corrente nos semicondutores.

A Tabela 8-3 apresenta uma comparação entre resultados teóricos e os obtidos na experimentação para a potência de 10 kW.

Os valores medidos na experimentação se aproximam dos valores teóricos validando a análise teórica realizada para o cálculo dos esforços de tensão e corrente desenvolvida em [27] e o projeto para o estágio de potência.

Tabela 8-3 – Comparação entre resultados teóricos e experimentais.

		Valores Teóricos	Valores Experimentais
T	ensão de saída \Rightarrow $ m V_{ m O}$	400 V	400 V
	otência de saída ⇒ P _O	10666 W	10666 W
	tensão de saída (porcentagem da le saída nominal) $\Rightarrow \Delta V_0\%$	2 V	2,5 V
	corrente de fase (porcentagem da rente de pico) $\Rightarrow \Delta I\%$	4,1 A	4 A
	média no interruptor $\Rightarrow I_{S_{MED}}$	7,81 A	10,2 A
	eficaz no interruptor $\Rightarrow I_{S_{EF}}$	13,55 A	16,9 A
Corrente	de pico no interruptor $\Rightarrow I_{S_p}$	42 A	42 A
Tensão d	e pico no interruptor $\Rightarrow V_{S_p}$	400 V	400 V
Corrent	e de pico no indutor $\Rightarrow I_{L_p}$	42A	42A
Corrent	te eficaz no indutor $\Rightarrow I_{L_{EF}}$	29,46 A	29,36 A
Corrente média no indutor \Rightarrow $I_{L_{MED}}$		0 A	0 A
Tensão	de pico no indutor $\Rightarrow V_{L_p}$	223,3 V	225 V
	Corrente de pico $\Rightarrow I_{DI12_p}$	42 A	42 A
Diodos D _{I12}	Corrente média $\Rightarrow I_{DI12_{MED}}$	9,35 A	10,5 A
Diodos D _{II2}	Corrente eficaz $\Rightarrow I_{DI12_{EF}}$	18,43 A	18,1 A
	Tensão de pico $\Rightarrow V_{DI12_p}$	400 V	400 V
	Corrente de pico $\Rightarrow I_{DI34_p}$	42 A	42 A
Diodos D ₁₃₄	Corrente média $\Rightarrow I_{\text{DI34}_{\text{MED}}}$	13,26 A	15,2 A
Diodos D ₁₃₄	Corrente eficaz $\Rightarrow I_{Dl34_{EF}}$	20,83 A	22,3 A
	Tensão de pico $\Rightarrow V_{\text{DI34}_p}$	400V	400V
	Corrente de pico \Rightarrow I_{DI56_p}	42 A	42 A
Diodos D	Corrente média $\Rightarrow I_{\text{DI56}_{\text{MED}}}$	3,9 A	4,24 A
Diodos D _{I56}	Corrente eficaz $\Rightarrow I_{DI56_{EF}}$	9,54 A	10,3 A
	Tensão de pico \Rightarrow V_{DI56_P}	400 V	400 V

8.4.2. Operação com $V_L = 380 \text{ V e } V_O = 700 \text{ V}$

Os resultados que seguem utilizam os parâmetros definidos no capítulo 6 e no capítulo 7 para o retificador trifásico PWM unidirecional Y 1.

A Fig. 8-18 mostra as correntes de entrada do retificador para seis valores de potência de saída.




Fig. 8-18 - Correntes nas fases A, B e C.

Neste caso, observa-se uma maior ondulação nas correntes de entrada, já que os níveis de tensão sobre os indutores são maiores.

A Fig. 8-19 mostra a corrente nas três fases e os respectivos sinais de sincronismo para a potência nominal, verificando-se que os sinais de corrente apresentam baixa taxa de distorção e estão em fase com as tensões de entrada.




Fig. 8-19 - Tensão e corrente de entrada.

A Tabela 8-4 mostra os valores obtidos para as taxas de distorção harmônica de corrente e de tensão, o fator de deslocamento e o fator de potência.

	THD_{V}	THD_{I}	FD	FP
Fase A	2,82%	3,25%	1,345°	0,9987
Fase B	2,73%	3,10%	1,558°	0,9987
Fase C	2,95%	3,12%	1,437°	0,9990

Tabela 8-4 – Fator de potência.

A Fig. 8-20 (a) mostra a variação da taxa de distorção harmônica das correntes de entrada em função da potência de saída e a Fig. 8-20 (b) mostra a variação do fator de potência do retificador em função da potência de saída.




Fig. 8-20 - Taxa de distorção harmônica das correntes e fator de potência.

Na Fig. 8-21 verifica-se o comportamento do rendimento do retificador em função da potência de saída, observa-se que este é maior que 95% para potências acima da metade do valor nominal de projeto.




Fig. 8-21 — Rendimento do retificador em função da potência de saída.

Na Fig. 8-22 (a) observa-se tensão de saída regulada em um valor de 700 V juntamente com as correntes de entrada. Um detalhe da ondulação da tensão de saída é apresentado na Fig. 8-22 (b), na qual também se verifica que a ondulação da tensão de saída apresenta componentes de alta freqüência e de baixa freqüência.




Fig. 8-22 - Tensão de saída.

Na Fig. 8-23 têm-se a razão cíclica para as três fases para a operação do retificador com potência nominal, verifica-se a semelhança destes sinais com aqueles apresentados no capítulo 3.




Fig. 8-23 – Razões cíclicas para as três fases.

Os resultados experimentais apresentados ratificam a metodologia de modulação proposta para o retificador unidirecional Y_1 A estrutura estudada apresenta alto rendimento e elevado fator de potência, com as correntes de entrada apresentando baixa taxa de distorção harmônica.

8.5. Retificador Unidirecional Δ_{-1}

8.5.1. Operação com $V_L = 220 \text{ V e } V_O = 400 \text{ V}$

A Fig. 8-24 mostra as correntes de entrada do retificador trifásico PWM unidirecional Δ 1 para seis valores de potência de saída.




Fig. 8-24 - Correntes nas fases A, B e C.

Neste caso, observa-se que as formas de onda de corrente apresentam menores distorções, já que o sinal de razão cíclica possui um menor número de descontinuidades.

Na Fig. 8-25 apresenta-se a corrente nas três fases e os respectivos sinais de sincronismo para a potência de 10 kW, verifica-se que os sinais de corrente também apresentam baixa taxa de distorção e estão em fase com as tensões de entrada.




Fig. 8-25 - Tensão e corrente de entrada.

A Tabela 8-5 mostra os valores obtidos para as taxas de distorção harmônica de corrente e de tensão, o fator de deslocamento e o fator de potência.

	THD_V	THD_{I}	FD	FP
Fase A	2,59%	1,75%	0,292°	0,9994
Fase B	1,81%	1,13%	0,808°	0,9996
Fase C	2,17%	1,55%	2,360°	0,9989

Tabela 8-5 – Fator de potência.

Na Fig. 8-26 (a) observa-se a tensão de saída regulada no valor de 400 V, juntamente com as correntes de entrada. Um detalhe da tensão de saída é apresentado na Fig. 8-26 (b) na qual se observa as componentes de alta e de baixa freqüência.




Fig. 8-26 - Tensão de saída.

Na Fig. 8-27 são verificadas as amostras da corrente de eixo direto e a corrente de eixo em quadratura, também com níveis de off-set de aproximadamente 2,7 V.




Fig. 8-27 - Corrente de eixo direto e corrente de eixo em quadratura.

Estas grandezas apresentam formato contínuo e são verificadas juntamente com o sinal de sincronismo da fase A e a corrente nesta fase.

Na Fig. 8-28 são mostradas a razão cíclica de eixo direto e a razão cíclica de eixo em quadratura, nas mesmas condições apresentadas para as correntes de eixo direto e de eixo em quadratura.




Fig. 8-28 - Razão cíclica de eixo direto e razão cíclica de eixo em quadratura.

As razões cíclicas dos eixos α e β , lidas nos conversores D/A são verificadas na Fig. 8-29, com o mesmo nível de off-set das medidas anteriores.




Fig. 8-29 - Razão cíclica do eixo α e razão cíclica do eixo β .

As razões cíclicas das fases A, B e C são mostradas na Fig. 8-30, verificando-se a semelhança com os sinais teóricos apresentados no capítulo 4.




Fig. 8-30 - Razões cíclicas para as fases A, B, e C.

A seguir, serão apresentadas as formas de onda relativas ao funcionamento do estágio de potência do retificador unidirecional Δ_1 , para a potência de 10 kW.

A Fig. 8-31 mostra a forma de tensão sobre o indutor e a corrente no indutor, na qual se observa o valor máximo de aproximadamente 240 V.




Fig. 8-31 – Formas de onda de tensão e corrente para os indutores de entrada.

A Fig. 8-32 (a) mostra a forma de tensão corrente no interruptor S_A e a Fig. 8-32 (b) mostra a forma de tensão e corrente no diodo D_{A1} , ambos os resultados são coerentes com aqueles apresentados no capítulo 4.




Fig. 8-32 – Formas de onda de tensão e corrente (20 A/div) nos semicondutores.

A Fig. 8-33 (a) mostra a forma de tensão e corrente no Diodo D_{A3} e a Fig. 8-33 (b) mostra a forma de tensão e corrente no Diodo D_{A5} , neste caso também se têm a correspondência com os resultados de simulação apresentados no capítulo 4.




Fig. 8-33 – Formas de onda de tensão e corrente nos semicondutores.

A Tabela 8-6 apresenta uma comparação entre resultados teóricos e os obtidos na experimentação do retificador unidirecional Δ_1 para a potência de 10 kW.

Os valores medidos na experimentação se aproximam dos valores teóricos validando a análise teórica realizada para o cálculo dos esforços de tensão e corrente desenvolvida no anexo D.

A Fig. 8-34 mostra as formas de onda experimentais das correntes na fase A e no interruptor S_A para o retificador unidirecional Δ_1 e para o retificador unidirecional Y_1 .

Verifica-se que os interruptores do retificador Δ_1 possuem um menor intervalo de condução, apresentando menor corrente média e menor corrente de pico.

Tabela 8-6 – Comparação entre resultados teóricos e experimentais.

		Valores	Valores
		Teóricos	Experimentais
Te	ensão de saída ⇒ V _O	400 V	400 V
	tência de saída \Rightarrow P _O	10666 W	10666 W
Ondulação na tensão de saída (porcentagem da		2 V	2,5 V
tensão de saída nominal) $\Rightarrow \Delta V_0\%$ Ondulação na corrente de fase (porcentagem da corrente de pico) $\Rightarrow \Delta I\%$		4,1 A	4 A
Corrente média no interruptor $\Rightarrow I_{S_{MED}}$		3,9 A	4,54 A
Corrente eficaz no interruptor \Rightarrow $I_{S_{EF}}$		9,62 A	9,72 A
Corrente de pico no interruptor $\Rightarrow I_{S_p}$		36 A	38 A
Tensão d	e pico no interruptor $\Rightarrow V_{S_p}$	400 V	400 V
Corrente de pico no indutor $\Rightarrow I_{L_p}$		42A	42A
Corrente eficaz no indutor $\Rightarrow I_{L_{EF}}$		29,46 A	28,6 A
Corrente média no indutor $\Rightarrow I_{L_{MED}}$		0A	0A
Tensão de pico no indutor $\Rightarrow V_{L_p}$		223,3 V	225 V
	Corrente de pico $\Rightarrow I_{DI3456_p}$	36 A	37 A
D:-1 D	Corrente média $\Rightarrow I_{DI3456_{MED}}$	6,51 A	6,88 A / 6,99 A
Diodos D _{I3456}	Corrente eficaz $\Rightarrow I_{DI3456_{EF}}$	10,98 A	12 A / 11,4 A
	Tensão de pico \Rightarrow V_{DI3456_p}	400 V	400 V
	Corrente de pico $\Rightarrow I_{D112_p}$	20,83 A	24 A
Diadas D	Corrente média $\Rightarrow I_{DI12_{MED}}$	9,35 A	8,62 A
Diodos D _{I12}	Corrente eficaz $\Rightarrow I_{DI12_{EF}}$	12,21 A	12,3 A
	Tensão de pico \Rightarrow V_{DI12_p}	400 V	400 V




Fig. 8-34 - Corrente na fase A e no interruptor $S_{\rm A}$ para os retificadores unidirecionais.

8.5.2. Operação com $V_L = 380 \text{ V e } V_O = 700 \text{ V}$

A Fig. 8-35 mostra as correntes de entrada do retificador trifásico PWM unidirecional Δ _1 para seis valores de potência de saída para as condições definidas nos capítulos 6 e 7.




Fig. 8-35 - Correntes nas fases A, B e C.

Na Fig. 8-36 mostra a corrente nas três fases do retificador unidirecional Δ_1 e os respectivos sinais de sincronismo para a potência nominal.




Fig. 8-36 – Tensão de sincronismo e corrente de entrada.

A Tabela 8-7 mostra os valores obtidos para as taxas de distorção harmônica de corrente e de tensão, o fator de deslocamento e o fator de potência.

	THD_{V}	THD_{I}	FD	FP
Fase A	4,277%	2,503%	1,24°	0,9985
Fase B	2,131%	2,162%	3,80°	0,9973
Fase C	2,845%	1,877%	2,65°	0,9983

Tabela 8-7 – Fator de potência.

A Fig. 8-37 (a) mostra a variação da taxa de distorção harmônica das correntes de entrada em função da potência de saída e a Fig. 8-37 (b) mostra a variação do fator de potência do retificador em função da potência de saída.




Fig. 8-37 – Taxa de distorção harmônica das correntes e fator de potência.

Na Fig. 8-38 verifica-se o comportamento do rendimento do retificador em função da potência de saída, observa-se que este é maior que 96% para potências acima da metade do valor nominal de projeto.




Fig. 8-38 – Rendimento do retificador em função da potência de saída.

Na Fig. 8-39 (a) observa-se tensão de saída regulada em um valor de 700 V juntamente com as correntes de entrada. Um detalhe da ondulação da tensão de saída é apresentado na Fig. 8-39 (b) na qual também se verifica que a ondulação da tensão de saída apresenta componentes de alta freqüência e de baixa freqüência.




Fig. 8-39 - Tensão de saída.

Na Fig. 8-40 têm-se a razão cíclica para as três fases para a operação do retificador com potência nominal, verifica-se a semelhança destes sinais com aqueles apresentados no capítulo 4.




Fig. 8-40 – Razão cíclica para as três fases.

Os resultados experimentais apresentados ratificam a metodologia de modulação proposta para o retificador unidirecional Δ_1 . A estrutura estudada apresenta alto rendimento e elevado fator de potência, com as correntes de entrada apresentando baixa taxa de distorção harmônica.

Na Fig. 8-41, na Fig. 8-42 e na Fig. 8-43 são apresentadas fotos do protótipo montado em laboratório. A Fig. 8-42 destaca os componentes do estágio de entrada do retificador como os transformadores de sincronismo, a fonte auxiliar, o contator de précarga, os indutores de entrada e os sensores de corrente.




Fig. 8-41 – Protótipo montado em laboratório.




Fig. 8-42 – Protótipo montado em laboratório.

Na figura Fig. 8-43 são destacados os circuitos de controle e condicionamento de sinal do protótipo e partes do estágio de saída do retificador.




Fig. 8-43 - Protótipo montado em laboratório.

8.6. Conclusão

Foi realizada a verificação experimental da aplicação das estratégias de modulação vetorial e controle vetorial aos retificadores unidirecionais de dois níveis Y 1 e Δ 1.

Os valores medidos na experimentação se aproximam dos valores teóricos validando a análise teórica realizada para o cálculo dos esforços de tensão e corrente dos retificadores.

As estruturas estudadas apresentam alto rendimento e elevado fator de potência, com as correntes de entrada apresentando baixa taxa de distorção harmônica e satisfazendo os requisitos da norma IEC 61000 3-4 [2].

Uma proposta do procedimento de partida foi implementada para os retificadores unidirecionais utilizando modulação e controle vetorial, em que as correntes de entrada dos retificadores ficam limitadas a níveis aceitáveis para a operação dos mesmos.

CONCLUSÃO GERAL

Foram demonstrados os princípios da modulação vetorial e do controle vetorial a partir de sua aplicação ao retificador trifásico bidirecional com elevado fator de potência.

A modelagem do retificador bidirecional foi realizada utilizando-se a transformação de Park com a amostragem das correntes nas fases e a inclusão do desacoplamento das variáveis de eixo direto e de eixo em quadratura. Verificou-se através de simulações que os modelos desenvolvidos para as malhas de corrente e de tensão podem ser aplicados a todas as topologias estudadas.

A modulação vetorial foi aplicada aos retificadores unidirecionais, sendo implementada a partir da análise das etapas de operação dos conversores para verificar os possíveis vetores e os sinais de comando necessários para a implementação destes vetores.

Para os retificadores unidirecionais foi utilizada uma sequência de vetores que minimiza o número de comutações dos interruptores e calculados os intervalos de aplicação destes vetores. A partir destes intervalos, foram definidas as funções de razão cíclica que quando comparadas com formas de onda triangulares, definem os sinais de comando dos interruptores.

Assim, foi proposta uma metodologia simples e de fácil implementação que pode ser aplicada a todos retificadores unidirecionais estudados. Com esta metodologia, não é necessário definir-se os setores dos vetores, apenas a imposição dos setores de corrente em fase com as tensões de entrada para obtenção de um elevado fator de potência na entrada dos retificadores.

Como principal diferença entre a aplicação da modulação vetorial para os retificadores unidirecionais e para o retificador bidirecional, destaca-se o fato que para a implementação dos vetores disponíveis é necessário analisar os sentidos das correntes de entrada e assim definir os sinais de comando dos interruptores em cada setor analisado.

A principal diferença entre a aplicação da modulação vetorial para os retificadores unidirecionais conectados em Δ e em ponte para os retificadores unidirecionais conectados em Y é que nos dois primeiros casos, é possível escolher uma sequência de vetores de forma que um dos interruptores fique aberto durante o intervalo de duração de um setor.

Os retificadores unidirecionais estudados utilizam a mesma seqüência de vetores, sendo que para a adaptação da sequência utilizada no retificador bidirecional, é necessário

eliminar o vetor $\overrightarrow{V_7}$ e manter a mesma seqüência para o setor quando a corrente de maior módulo é negativa.

Como todas as estruturas apresentam os mesmos pontos de conexão (A, B, C, P e N) para os elementos da entrada do retificador (rede trifásica e indutores de entrada) e para os elementos de saída do retificador (capacitor de saída e carga), as tensões apresentadas pelas estruturas retificadoras devem ser as mesmas para a execução da função de correção de fator de potência. Por isso, utilizam-se as mesmas seqüências de vetores e podem ser empregados os mesmos modelos para o controle dos retificadores.

As funções de razão cíclica desenvolvidas para os retificadores Y_1 , Δ_1 e Ponte_1 podem ser utilizadas em outros retificadores com o mesmo tipo de conexão.

Os resultados da aplicação das técnicas de controle e modulação vetorial foram verificados por simulação para todos os retificadores estudados e experimentalmente para os retificadores Y_1 e Δ_1 . Os efeitos da aplicação de diferentes técnicas de modulação sobre as perdas por comutação foram verificados através de simulação e os índices de desempenho dos arranjos de semicondutores para os retificadores estudados foram analisados.

Elaborou-se o projeto de um protótipo de 20 kW para atender as estruturas do retificador Y_1 e do retificador Δ_1 . Para tanto, foi feito o dimensionamento do estágio de potência, a definição dos componentes de potência utilizados, sensores, circuitos de sincronismo, circuitos de comando, etc. No capitulo referente a esta etapa, é realizada uma breve descrição sobre o hardware para o condicionamento dos sinais de entrada e saída do DSP.

Os controladores digitais foram projetados com a amostragem da malhas de tensão em 60 Hz e a amostragem das malhas de corrente em 10k Hz.

O desempenho dos controladores discretos de tensão e corrente foi verificado através de simulações que consideram as freqüências de amostragens utilizadas e a precisão da lógica de ponto fixo.

Foi apresentada uma breve descrição das características do processador utilizado e da programação realizada em DSP, para o controle e modulação do retificador trifásico unidirecional.

Na verificação experimental da aplicação das estratégias de modulação vetorial aos retificadores unidirecionais de dois níveis Y_1 e Δ_1 , os valores medidos se aproximam

dos valores teóricos, validando a análise teórica realizada para o cálculo dos esforços de tensão e corrente dos retificadores.

As estruturas estudadas apresentam alto rendimento e elevado fator de potência, com as correntes de entrada apresentando baixa taxa de distorção harmônica e satisfazendo os requisitos da norma IEC 61000 3-4 [2].

Uma proposta do procedimento de partida foi implementada para os retificadores unidirecionais utilizando modulação e controle vetorial, em que as correntes de entrada dos retificadores ficam limitadas a níveis aceitáveis para a operação dos mesmos.

A modulação vetorial mostrou-se uma ferramenta poderosa que permite além da análise das comutações dos conversores e do conteúdo harmônico das correntes de entrada, permite a análise de topologias ainda não estudadas, onde os conversores trifásicos são vistos como um sistema único e não como três sistemas monofásicos independentes.

Como desvantagem das técnicas de controle vetorial e modulação vetorial considera-se principalmente a complexidade de implementação.

Como proposta para trabalhos futuros pode-se citar a utilização de outras técnicas de controle em conjunto com a modulação vetorial [67] e o estudo da aplicação da modulação vetorial a retificadores híbridos [68-70].

ANEXO A. Diagrama Esquemático e "Netlist" para a Simulação do Retificador Trifásico Bidirecional

A.1. Diagrama Esquemático para a Simulação do Retificador Trifásico Bidirecional

As figuras que seguem mostram os blocos implementados para a simulação do retificador trifásico PWM bidirecional em malha fechada.




Fig. A.1 – Estágio de potência e fontes auxiliares.




Fig. A.2 – Transformações utilizadas.




Fig. A.3 – Controlador de tensão e controladores de corrente com desacoplamento.




Fig. A.4 - Determinação dos setores e comparação.




Fig. A.5 - Cálculo das razões cíclicas dos interruptores.




Fig. A.6 - Escolha dos setores.

Para as simulações em malha aberta o bloco representado pela Fig. A.3 foi substituído pelo bloco da Fig. A.7.




Fig. A.7 – Razões cíclicas Dd' e Dq'.

A.2. "Netlist" para a Simulação do Retificador Trifásico Bidirecional

* Schematics Netlist *	+SIN 0 1 60 0 0 210
V_V37 seno 0	V_V44 senom120 0
+SIN 0 1 60 0 0 0	+SIN 0 1 60 0 0 -120
V_V38 coseno 0	V_V45 cosenom120 0
+SIN 0 1 60 0 0 90	+SIN 0 1 60 0 0 -30
V_V42 senop120 0	D_D45 \$N_0001 \$N_0002 Dbreak-X1
+SIN 0 1 60 0 0 120	D_D44 \$N_0003 \$N_0004 Dbreak-X1
V_V43 cosenop120 0	V_V47 V15p 0 DC 15

V_V46 V15n 0 DC -15	+ ((1.5,15) (2.5,0))
D_D43 \$N_0005 \$N_0006 Dbreak-X1	E_E37 cmd5 0 TABLE { V(cmd6, 0) }
D_D46 \$N_0007 0 Dbreak-X1	+ ((1.5,15) (2.5,0))
D_D40 0 \$N_0002 Dbreak-X1	E_E38 cmd2 0 TABLE { V(DA, Vtri) }
D_D47 \$N_0008 0 Dbreak-X1	+ ((0,0) (.1,15))
D_D42 0 \$N_0006 Dbreak-X1	E_E39 cmd4 0 TABLE { V(DB, Vtri) }
D_D48 \$N_0009 0 Dbreak-X1	+ ((0,0) (.1,15))
D_D41 0 \$N_0004 Dbreak-X1	E_E40 cmd6 0 TABLE { V(DC, Vtri) }
D_D39 \$N_0002 Vo Dbreak-X1	+((0,0)(.1,15))
D_D37 \$N_0006 Vo Dbreak-X1	V_V86 setor2 0
D_D38 \$N_0004 Vo Dbreak-X1	+PULSE 0 15 11.45ms 1n 1n 2.777m 16.666666m
X_S28 cmd2 0 Vo \$N_0005 test_S28	V V91 setor1 0
X_S29 cmd4 0 Vo \$N_0003 test_S29	+PULSE 0 15 14.23ms 1n 1n 2.777m 16.666666m
X_S30 cmd6 0 Vo \$N_0001 test_S30	V_V87 setor3 0
X_S31 cmd5 0 \$N_0002 \$N_0007 test_S31	+PULSE 0 15 8.675ms 1n 1n 2.777m 16.666666m
X_S32 cmd3 0 \$N_0004 \$N_0008 test_S32	V_V88 setor4 0
X_S33 cmd1 0 \$N_0006 \$N_0009 test_S33	+PULSE 0 15 5.897ms 1n 1n 2.777m 16.666666m
V_V53 \$N_0010 \$N_0011	V_V89 setor5 0
+SIN 0 180 60 0 0 -30	+PULSE 0 15 3.119ms 1n 1n 2.777777m 16.666666m
R_R66 \$N_0012 \$N_0004 .11	V_V90 setor6 0
R_R67 \$N_0013 \$N_0002 .11	+PULSE 0 15 341us 1n 1n 2.777m 16.666666m
X_H9 \$N_0014 \$N_0015 I2 0 test_H9	E_GAIN90 Eq7 0 VALUE { .5 * V(\$N_0033)}
X_H8 \$N_0010 \$N_0016 I3 0 test_H8	E_DIFF53
X_H7 \$N_0017 \$N_0018 I1 0 test_H7	E_SUM53
L_L8 \$N_0018 \$N_0019 790uH IC=78.13	E_GAIN91 \$N_0036 0 VALUE {1.225 * V(Dalfa)}
L_L9 \$N_0015 \$N_0012 790uH IC=-39.065	E_GAIN92 \$N_0034 0 VALUE {0.707 * V(Dbeta)}
L_L7 \$N_0016 \$N_0013 790uH IC=-39.065	E_{GAIN93} $E_{q8} 0 VALUE \{.5 * V($N_{0037})\}$
V_V51	E_SUM56
+SIN 0 180 60 0 0 90	{V(\$N_0038)+V(\$N_0039)}
V_V52 \$N_0014 \$N_0011	E_DIFF55 \$N_0039 0 VALUE {V(um,\$N_0040)}
+SIN 0 180 60 0 0 210	E_GAIN94 \$N_0040 0 VALUE {1.225 * V(Dalfa)}
R_R65 \$N_0019 \$N_0006 .11	E_GAIN95 Eq9 0 VALUE {.5 * V(\$N_0041)}
-	E_DIFF56 \$N_0041 0 VALUE {V(\$N_0043,\$N_0042)}
R_R77 Vo 0 8	E_DIFF57 \$N_0043 0 VALUE {V(um,\$N_0044)}
X_S46 setor1 0 Eq3 DC test_S46	E_GAIN96 \$N_0044 0 VALUE {1.225 * V(Dalfa)}
X_S47 setor2 0 Eq6 DC test_S47	E_GAIN97 \$N_0042 0 VALUE {2.121 * V(Dbeta)}
X_S48 setor3 0 Eq9 DC test_S48	E_GAIN98 \$N_0038 0 VALUE {0.707 * V(Dbeta)}
X_S49 setor4 0 Eq3 DC test_S49	E_GAIN85 \$N_0045 0 VALUE {.5 * V(um)}
X_S50 setor5 0 Eq6 DC test_S50	E_GAIN86 \$N_0046 0 VALUE {1.225 * V(Dalfa)}
X_S51 setor6 0 Eq9 DC test_S51	E_GAIN87 \$N_0047 0 VALUE {.5 * V(um)}
X_S40 setor1 0 Eq2 DB test_S40	E_GAIN88 \$N_0048 0 VALUE {.5 * V(um)}
X_S41 setor2 0 Eq5 DB test_S41	E_GAIN89 \$N_0049 0 VALUE {0.707 * V(Dbeta)}
X_S42 setor3 0 Eq8 DB test_S42	E_SUM54 Eq4 0 VALUE {V(\$N_0045)+V(\$N_0046)}
X_S43 setor4 0 Eq2 DB test_S43	E_SUM55 Eq5 0 VALUE {V(\$N_0050)+V(\$N_0047)}
X_S44 setor5 0 Eq5 DB test_S44	E_DIFF54 Eq6 0 VALUE {V(\$N_0048,\$N_0049)}
X_S45 setor6 0 Eq8 DB test_S45	E_GAIN99 \$N_0050 0 VALUE {0.707 * V(Dbeta)}
E_DIFF37 \$N_0020 0 VALUE {V(\$N_0022,\$N_0021)}	E_GAIN77 Eq1 0 VALUE { .5 * V(\$N_0051)}
X_U26A 0 \$N_0023 V15p V15n Idref TL082	E_SUM50
R_R82 \$N_0020 \$N_0023 10k	{V(\$N_0052)+V(\$N_0053)}
R_R78 \$N_0025 \$N_0024 100k	E_SUM51 \$N_0053 0 VALUE {V(um)+V(\$N_0054)}
X_U24A	E_GAIN78 \$N_0054 0 VALUE {1.225 * V(Dalfa)}
R_R80 \$N_0028 \$N_0027 100k	E_GAIN79 Eq2 0 VALUE { .5 * V(\$N_0055)}
E_DIFF36 erroq 0 VALUE {V(0,Iq)}	E_SUM52
X_U25A	$\{V(\$N_0056)+V(\$N_0057)\}$
E_DIFF35 errod 0 VALUE {V(Idref,Id)}	E_DIFF50 \$N_0057 0 VALUE {V(um,\$N_0058)}
E_SUM48 Dq 0 VALUE {V(\$N_0030)+V(\$N_0027)}	E_GAIN80 \$N_0058 0 VALUE {1.225 * V(Dalfa)}
E_DIFF48 Dd 0 VALUE {V(\$N_0024,\$N_0031)}	V_CONST13 um 0 DC 5
R_R83 \$N_0023 \$N_0032 6.94k	E_GAIN81 \$N_0056 0 VALUE {2.121 * V(Dbeta)}
R_R79 errod \$N_0026 5.166k	E_GAIN82 Eq3 0 VALUE {.5 * V(\$N_0059)}
R_R81 erroq \$N_0029 5.166k	E_DIFF51 \$N_0059 0 VALUE {V(\$N_0061,\$N_0060)}
E_GAIN55 \$N_0030 0 VALUE {0.186 * V(Id)}	E_DIFF52 \$N_0061 0 VALUE {V(um,\$N_0062)}
E_GAIN57 \$N_0022 0 VALUE {5/400 * V(Vo)}	E_GAIN83 \$N_0062 0 VALUE {1.225 * V(Dalfa)}
C_C34 \$N_0026 \$N_0024 2.65n IC=-2.62	E_GAIN84 \$N_0060 0 VALUE {0.707 * V(Dbeta)}
C_C35 \$N_0026 \$N_0025 1.32n IC=-2.62	E_GAIN100 \$N_0052 0 VALUE {0.707 * V(Dbeta)}
C_C36 \$N_0029 \$N_0027 2.65n IC=-0.338	E_SUM23 \$N_0063 0 VALUE
C_C37 \$N_0029 \$N_0028 1.32n IC=-0.338	{V(\$N_0064)+V(\$N_0065)}
E_GAIN56 \$N_0031 0 VALUE {0.186 * V(Iq)}	E_SUM24 \$N_0066 0 VALUE
V_V93 \$N_0021 0 DC 5	E_SUM24 \$N_0000 U VALUE {V(\$N_0067)+V(\$N_0063)}
	E_MULT34 \$N_0064 0 VALUE {V(coseno)*V(I1)}
V_V24 Vtri 0	E_MULT35
+PULSE 0 5 0 49.99u 49.99u 10n 100u	{V(cosenom120)*V(I3)}
E_E35 cmd1 0 TABLE { V(cmd2, 0) }	E_MULT36
+ ((1.5,15) (2.5,0))	$\{V(cosenop120)*V(I2)\}$
E_E36 cmd3 0 TABLE { V(cmd4, 0) }	

E_SUM25	\$N_0068	0	VALUE	.ends test_S47
{V(\$N_0069)+V(\$N_0070)}	#NI 0071		*****	.subckt test_\$48 1 2 3 4
E_SUM26 {V(\$N_0072)+V(\$N_0068)}	\$N_0071	0	VALUE	S_S48 3 4 1 2 Sbreak-X1 RS S48 1 2 1G
E_MULT37 \$N_0069 0 VALU	JE {V(seno)*	·V(I	1)}	.ends test_S48
E_MULT38 \$N_0070 0 VALU	JE {V(senom	120)*V(I3)}	
E_MULT39 \$N_0072 0 VALU				.subckt test_\$49 1 2 3 4
E_GAIN40 Id 0 VALUE {.816 E_GAIN39 Iq 0 VALUE {0.81				S_S49 3 4 1 2 Sbreak-X1 RS_S49 1 2 1G
E_MULT54 \$N_0073 0 VALUE				.ends test_S49
E_MULT55 \$N_0074 0 VALU	,	,	, ,	.subckt test_S50 1 2 3 4
E_MULT56 \$N_0075 0 VALU E_MULT57 \$N_0076 0 VALU				S_S50 3 4 1 2 Sbreak-X1 RS_S50 1 2 1G
X_S34 setor1 0 Eq1 DA test_S34	DE { V (COSCIIC))· v	(Du)}	.ends test_S50
X_S35 setor2 0 Eq4 DA test_S35				.subckt test_S51 1 2 3 4
X_S36 setor3 0 Eq7 DA test_S36				S_S51 3 4 1 2 Sbreak-X1
X_S37 setor4 0 Eq1 DA test_S37 X_S38 setor5 0 Eq4 DA test_S38				RS_S51 1 2 1G .ends test_S51
X_S39 setor6 0 Eq7 DA test_S39				.subckt test_S40 1 2 3 4
E_DIFF49 Dbeta 0 VALUE {				S_S40 3 4 1 2 Sbreak-X1
E_SUM49 Dalfa 0 VALUE {V	7(\$N_0075)+	V(\$1	N_0076)}	RS_S40 1 2 1G
.subckt test_S28 1 2 3 4				.ends test_S40 .subckt test_S41 1 2 3 4
S_S28 3 4 1 2 Sbreak-X3				S_S41 3 4 1 2 Sbreak-X1
RS_S28 1 2 1G				RS_S41 1 2 1G
.ends test_S28				.ends test_S41 .subckt test_S42 1 2 3 4
.subckt test S29 1 2 3 4				S S42 3 4 1 2 Sbreak-X1
S_S29 3 4 1 2 Sbreak-X3				RS_S42 1 2 1G
RS_S29 1 2 1G				.ends test_S42
.ends test_S29 .subckt test_S30 1 2 3 4				.subckt test_S43 1 2 3 4 S_S43 3 4 1 2 Sbreak-X1
S_S30 3 4 1 2 Sbreak-X3				RS_S43 1 2 1G
RS_S30 1 2 1G				.ends test_S43
.ends test_S30 .subckt test_S31 1 2 3 4				.subckt test_S44 1 2 3 4 S_S44 3 4 1 2 Sbreak-X1
S_S31 3 4 1 2 Sbreak-X3				RS_S44 1 2 1G
RS_S31 1 2 1G				.ends test_S44
.ends test_S31				.subckt test_S45 1 2 3 4
.subckt test_S32 1 2 3 4 S_S32 3 4 1 2 Sbreak-X3				S_S45 3 4 1 2 Sbreak-X1 RS_S45 1 2 1G
RS_S32 1 2 1G				.ends test_S45
.ends test_S32				.subckt test_S34 1 2 3 4
.subckt test_S33 1 2 3 4				S_S34 3 4 1 2 Sbreak-X1 RS S34 1 2 1G
S_S33 3 4 1 2 Sbreak-X3 RS_S33 1 2 1G				RS_S34 1 2 1G .ends test S34
.ends test_S33				.subckt test_S35 1 2 3 4
.subckt test_H9 1 2 3 4				S_S35 3 4 1 2 Sbreak-X1
H_H9 3 4 VH_H9 .02 VH_H9 1 2 0V				RS_S35 1 2 1G .ends test S35
.ends test_H9				.subckt test_S36 1 2 3 4
.subckt test_H8 1 2 3 4				S_S36 3 4 1 2 Sbreak-X1
H_H8 3 4 VH_H8 .02				RS_S36 1 2 1G
VH_H8 1 2 0V .ends test_H8				.ends test_S36 .subckt test_S37 1 2 3 4
.subckt test_H7 1 2 3 4				S_S37 3 4 1 2 Sbreak-X1
H_H7 3 4 VH_H7 .02				RS_S37 1 2 1G
VH_H7 1 2 0V .ends test_H7				.ends test_S37 .subckt test S38 1 2 3 4
.subckt test_S46 1 2 3 4				S_S38 3 4 1 2 Sbreak-X1
S_S46 3 4 1 2 Sbreak-X1				RS_S38 1 2 1G
RS_S46 1 2 1G				.ends test_S38
.ends test_S46 .subckt test_S47 1 2 3 4				.subckt test_S39 1 2 3 4 S_S39 3 4 1 2 Sbreak-X1
S_S47 3 4 1 2 Sbreak-X1				RS_S39 1 2 1G
RS_S47 1 2 1G				.ends test_S39

ANEXO B. Diagrama Esquemático e "Netlist" para a Simulação do Retificador Trifásico Unidirecional Y_1

B.1. Esquemático para a Simulação do Retificador Trifásico Unidirecional Y_1

As figuras que seguem mostram os blocos implementados para a simulação do retificador trifásico PWM unidirecional Y_1 operando em malha fechada.





Fig. B.1 – Estágio de potência e fontes auxiliares.



 $Fig.\ B.2-Transformações\ utilizadas.$




Fig. B.3 – Controlador de tensão e controladores de corrente com desacoplamento.




Fig. B.4 - Determinação dos setores e comparação.




Fig. B.5 - Cálculo das razões cíclicas dos interruptores.




Fig. B.6 - Escolha dos setores.

B.2. "Netlist" para a Simulação do Retificador Trifásico Unidirecional Y_1

* Schematics Netlist *	E_MULT35
V_V37 seno 0	$\{V(cosenom120)*V(I3)\}$
+SIN 0 1 60 0 0 0	E_MULT36
V_V38 coseno 0	$\{V(cosenop120)*V(I2)\}$
+SIN 0 1 60 0 0 90	E_SUM25
V_V42 senop120 0	$\{V(N_0007)+V(N_0008)\}$
+SIN 0 1 60 0 0 120	E_SUM26
V_V43 cosenop1200	{V(\$N_0010)+V(\$N_0006)}
+SIN 0 1 60 0 0 210	E_MULT37
V_V44 senom120 0	E_MULT38
+SIN 0 1 60 0 0 -120	E_MULT39 \$N_0010 0 VALUE {V(senop120)*V(I2)}
V_V45 cosenom120 0	E_GAIN40 Id 0 VALUE {.8165 * V(\$N_0004)}
+SIN 0 1 60 0 0 -30	E_GAIN39 Iq 0 VALUE {0.8165 * V(\$N_0009)}
V_V47 V15p 0 DC 15	X_S34 setorAp 0 um DA qualyuniy20k_S34
V_V46 V15n 0 DC -15	X_S35 setorBn 0 Eq1 DA qualyuniy20k_S35
E_SUM23	X_S36 setorCp 0 Eq4 DA qualyuniy20k_S36
{V(\$N_0002)+V(\$N_0003)}	X_S37 setorAn 0 um DA qualyuniy20k_S37
E_SUM24	X_S38 setorBp 0 Eq5 DA qualyuniy20k_S38
$\{V(N_0005)+V(N_0001)\}$	X_S39 setorCn 0 Eq2 DA qualyuniy20k_S39
E_MULT34	X_S52 cmd1a 0 \$N_0011 \$N_0012 qualyuniy20k_S52

X S53 cmd2a 0 \$N 0013 \$N 0014 qualyuniy20k S53	
X_S53 cmd2a 0 \$N_0013 \$N_0014 qualyuniy20k_S53	E_SUM59
X_S54 cmd3a 0 \$N_0015 \$N_0016 qualyuniy20k_S54	{V(\$N_0036)+V(\$N_0037)}
D_D49 fase1 \$N_0011 Dbreak	E_GAIN92 Eq1 0 VALUE {1 * V(\$N_0035)}
D_D50 comum \$N_0011 Dbreak	E_DIFF63
D_D51 \$N_0017 comum Dbreak	E_GAIN93 \$N_0038 0 VALUE {1.225 * V(Dalfa)}
D_D52 \$N_0017 fase1 Dbreak	E_GAIN94 \$N_0036 0 VALUE {0.707 * V(Dbeta)}
D_D53 comum \$N_0013 Dbreak	E_GAIN95 Eq2 0 VALUE {1 * V(\$N_0039)}
D_D54 fase2 \$N_0013 Dbreak	E_DIFF64 \$N_0039 0 VALUE {V(\$N_0041,\$N_0040)}
D_D55 \$N_0018 fase2 Dbreak	E_DIFF65 \$N_0041 0 VALUE {V(um,\$N_0042)}
D_D56 \$N_0018 comum Dbreak	E_GAIN96 \$N_0042 0 VALUE {1.225 * V(Dalfa)}
D_D57 fase3 \$N_0015 Dbreak	E_GAIN97 \$N_0040 0 VALUE {0.707 * V(Dbeta)}
D_D58 comum \$N_0015 Dbreak	E_GAIN98 \$N_0032 0 VALUE {1.414 * V(Dbeta)}
D_D59 \$N_0019 comum Dbreak	E_SUM60 \$N_0043 0 VALUE
D D60 \$N 0019 fase3 Dbreak	{V(\$N_0044)+V(\$N_0045)}
D_D62 \$N_0014 \$N_0018 Dbreak	E GAIN99 Eq4 0 VALUE {1 * V(\$N 0043)}
D_D63 \$N_0016 \$N_0019 Dbreak	E_SUM61 \$N_0045 0 VALUE {V(\$N_0046)+V(um)}
D_D64	E_GAIN100 \$N_0046 0 VALUE {1.225 * V(Dalfa)}
D_D65	E_GAIN101 \$N_0044 0 VALUE {0.707 * V(Dbeta)}
D_D66	E_GAIN102 Eq5 0 VALUE {1 * V(\$N_0047)}
D_D67 \$N_0015 Vo Dbreak	E_DIFF66 \$N_0047 0 VALUE {V(\$N_0049,\$N_0048)}
D_D68 \$N_0013 Vo Dbreak	E_SUM62 \$N_0049 0 VALUE {V(\$N_0050)+V(um)}
D_D69 \$N_0011 Vo Dbreak	E_GAIN103 \$N_0050 0 VALUE {1.225 * V(Dalfa)}
E_E41 cmd1a 0 TABLE { V(DA, Vtri) }	_ · · · · · · · · · · · · · · · · · · ·
+((0,0)(.08,15))	E_GAIN105 \$N_0034 0 VALUE {1.414 * V(Dbeta)}
E_E42 cmd2a 0 TABLE { V(DB, Vtri) }	E_MULT58
+ ((0,0) (.08,15))	E_MULT59 \$N_0052 0 VALUE {V(seno)*V(Dd)}
V_V73 setorAp \$N_0020	E_MULT60
+PULSE 0 15 0 1n 1n 1.3888888ms 16.666666m	E_MULT61 \$N_0054 0 VALUE {V(coseno)*V(Dd)}
V_V80	E_DIFF67 Dbeta 0 VALUE {V(\$N_0051,\$N_0052)}
+PULSE 0 15 15.277777m 1n 1n 1.3888888ms 16.666666m	E_SUM63 Dalfa 0 VALUE {V(\$N_0053)+V(\$N_0054)}
V_V74 setorBn 0	V_CONST13 um 0 DC 5
+PULSE 0 15 1.38888m 1n 1n 2.777m 16.666666m	E_DIFF68 \$N_0055 0 VALUE {V(\$N_0057,\$N_0056)}
V_V75 setorCp 0	X_U30A 0 \$N_0058 V15p V15n Idref TL082
+PULSE 0 15 4.166666m 1n 1n 2.777m 16.666666m	R_R92 \$N_0055 \$N_0058 10k
X_S40 setorAp 0 Eq1 DB qualyuniy20k_S40	R_R93 \$N_0060 \$N_0059 100k
X_S41 setorBn 0 um DB qualyuniy20k_S41	X_U31A 0 \$N_0061 V15p V15n \$N_0059 TL082
X_S42 setorCp 0 Eq3 DB qualyuniy20k_S42	R_R94 \$N_0063 \$N_0062 100k
X_S43 setorAn 0 Eq5 DB qualyuniy20k_S43	E_DIFF69 erroq 0 VALUE {V(0,Iq)}
X_S44 setorBp 0 um DB qualyuniy20k_S44	X_U32A 0 \$N_0064 V15p V15n \$N_0062 TL082
X_S45 setorCn 0 Eq6 DB qualyuniy20k_S45	E_DIFF70 errod 0 VALUE {V(Idref,Id)}
	E_SUM64 Dq 0 VALUE {V(\$N_0065)+V(\$N_0062)}
X S46 setorAp 0 Eq2 DC qualyuniy20k S46	
X_S46 setorAp 0 Eq2 DC qualyuniy20k_S46 X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47	
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)}
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k R_R97 erroq \$N_0064 5.166k
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k R_R97 erroq \$N_0064 5.166k E_GAIN106 \$N_0065 0 VALUE {0.186 * V(Id)}
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k R_R97 erroq \$N_0064 5.166k E_GAIN106 \$N_0065 0 VALUE {0.186 * V(Id)} E_GAIN107 \$N_0057 0 VALUE {5/400 * V(Vo)}
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k R_R97 erroq \$N_0064 5.166k E_GAIN106 \$N_0065 0 VALUE {0.186 * V(Id)} E_GAIN107 \$N_0057 0 VALUE {5/400 * V(Vo)} C_C45 \$N_0061 \$N_0059 2.65n IC=-2.62
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k R_R97 erroq \$N_0064 5.166k E_GAIN106 \$N_0065 0 VALUE {0.186 * V(Id)} E_GAIN107 \$N_0057 0 VALUE {5/400 * V(Vo)} C_C45 \$N_0061 \$N_0059 2.65n IC=-2.62 C_C46 \$N_0061 \$N_0060 1.32n IC=-2.62
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k R_R97 erroq \$N_0064 5.166k E_GAIN106 \$N_0065 0 VALUE {0.186 * V(Id)} E_GAIN107 \$N_0057 0 VALUE {5/400 * V(Vo)} C_C45 \$N_0061 \$N_0059 2.65n IC=-2.62 C_C46 \$N_0061 \$N_0060 1.32n IC=-2.62 C_C47 \$N_0064 \$N_0062 2.65n IC=-0.338 C_C48 \$N_0064 \$N_0063 1.32n IC=-0.338
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m ln ln 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m ln ln 2.777m 16.666666m V_V77 setorBp 0	E_DIFF71 Dd 0 VALUE {V(\$N_0059,\$N_0066)} R_R96 errod \$N_0061 5.166k R_R97 erroq \$N_0064 5.166k E_GAIN106 \$N_0065 0 VALUE {0.186 * V(Id)} E_GAIN107 \$N_0057 0 VALUE {5/400 * V(Vo)} C_C45 \$N_0061 \$N_0059 2.65n IC=-2.62 C_C46 \$N_0061 \$N_0060 1.32n IC=-2.62 C_C47 \$N_0064 \$N_0062 2.65n IC=-0.338 C_C48 \$N_0064 \$N_0063 1.32n IC=-0.338 E_GAIN108 \$N_0066 0 VALUE {0.186 * V(Iq)}
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.6666666m	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 12 0 qualyuniy20k_H9	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.9444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.7777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.9444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.9444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 12 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.777777m 16.6666666m X_H9 \$N_0021 \$N_0022 12 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m ln ln 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m ln ln 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m ln ln 2.777777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m ln ln 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m ln ln 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m ln ln 2.777777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m In In 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m In In 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.72222222m In In 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m In In 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m In In 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.72222222m In In 2.777777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 12 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 11 0 qualyuniy20k_H7 R_R67 \$N_0028 fase3 .11	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m In In 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m In In 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.72222222m In In 2.777777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 12 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 11 0 qualyuniy20k_H7 R_R67 \$N_0028 fase3 .11	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 12 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 13 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 11 0 qualyuniy20k_H7 R_R67 \$N_0028 fase3 .11 R_R66 \$N_0029 fase2 .11	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.7777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0028 fase3 .11 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.9444444m 1n 1n 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m 1n 1n 2.7777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0028 fase3 .11 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11 L_L10 \$N_0027 \$N_0030 790uH IC=78.13	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m ln ln 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m ln ln 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m ln ln 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0028 fase3 .11 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11 L_L10 \$N_0027 \$N_0030 790uH IC=78.13 L_L11 \$N_0022 \$N_0029 790uH IC=-39.065	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S49 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m ln ln 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m ln ln 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.72222222m ln ln 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11 L_L10 \$N_0027 \$N_0030 790uH IC=78.13 L_L11 \$N_0022 \$N_0029 790uH IC=-39.065 L_L12 \$N_0024 \$N_0028 790uH IC=-39.065 R_R85 Vo 0 8	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S50 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m In In 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m In In 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.72222222m In In 2.77777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R66 \$N_0029 fase2 .11 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11 L_L10 \$N_0027 \$N_0030 790uH IC=-39.065 L_L12 \$N_0024 \$N_0028 790uH IC=-39.065 R_R85 Vo 0 8 E_SUM58 \$N_0031 0 VALUE {V(\$N_0032})+V(um)}	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S50 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m In In 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m In In 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.72222222m In In 2.7777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R66 \$N_0029 fase2 .11 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11 L_L10 \$N_0027 \$N_0030 790uH IC=-39.065 L_L12 \$N_0024 \$N_0029 790uH IC=-39.065 R_R85 Vo 0 8 E_SUM58 \$N_0031 0 VALUE {V(\$N_0032)+V(um)} E_GAIN90 Eq3 0 VALUE {1* V(\$N_0031)}	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S50 X_S51 setorCp 0 um DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.9444444m In In 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m In In 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.7222222m In In 2.7777m 16.666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11 L_L10 \$N_0027 \$N_0030 790uH IC=78.13 L_L11 \$N_0022 \$N_0029 790uH IC=-39.065 L_L12 \$N_0024 \$N_0028 790uH IC=-39.065 R_R85 Vo 0 8 E_SUM58 \$N_0031 0 VALUE {V(\$N_0032)+V(um)} E_GAIN90 Eq3 0 VALUE {V(\$N_0031)} E_DIFF62 \$N_0033 0 VALUE {V(um,\$N_0034)}	E_DIFF71
X_S47 setorBn 0 Eq3 DC qualyuniy20k_S47 X_S48 setorCp 0 um DC qualyuniy20k_S48 X_S49 setorAn 0 Eq4 DC qualyuniy20k_S50 X_S50 setorBp 0 Eq6 DC qualyuniy20k_S50 X_S51 setorCn 0 um DC qualyuniy20k_S51 V_V76 setorAn 0 +PULSE 0 15 6.94444444m In In 2.777m 16.666666m V_V78 setorCn 0 +PULSE 0 15 12.5m In In 2.777m 16.666666m V_V77 setorBp 0 +PULSE 0 15 9.72222222m In In 2.7777m 16.6666666m X_H9 \$N_0021 \$N_0022 I2 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H9 X_H8 \$N_0023 \$N_0024 I3 0 qualyuniy20k_H8 V_V52 \$N_0021 \$N_0025 +SIN 0 180 60 0 0 210 V_V53 \$N_0023 \$N_0025 +SIN 0 180 60 0 0 -30 D_D61 \$N_0012 \$N_0017 Dbreak V_V51 \$N_0026 \$N_0025 +SIN 0 180 60 0 0 90 X_H7 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R67 \$N_0026 \$N_0027 I1 0 qualyuniy20k_H7 R_R66 \$N_0029 fase2 .11 R_R66 \$N_0029 fase2 .11 R_R65 \$N_0030 fase1 .11 L_L10 \$N_0027 \$N_0030 790uH IC=-39.065 L_L12 \$N_0024 \$N_0029 790uH IC=-39.065 R_R85 Vo 0 8 E_SUM58 \$N_0031 0 VALUE {V(\$N_0032)+V(um)} E_GAIN90 Eq3 0 VALUE {1* V(\$N_0031)}	E_DIFF71

.ends qualyuniy20k_S36

.subckt qualyuniy20k_S37 1 2 3 4 S_S37 3 4 1 2 Sbreak-X1 RS_S37 1 2 1G .ends qualyuniy20k_S37

.subckt qualyuniy20k_S39 1 2 3 4 S_S39 3 4 1 2 Sbreak-X1 RS_S39 1 2 1G .ends qualyuniy20k_S39

.subckt qualyuniy20k_S52 1 2 3 4 S_S52 3 4 1 2 Sbreak-X1 RS_S52 1 2 1G .ends qualyuniy20k_S52

.subckt qualyuniy20k_S53 1 2 3 4 S_S53 3 4 1 2 Sbreak-X1 RS_S53 1 2 1G .ends qualyuniy20k_S53

.subckt qualyuniy20k_S44 1 2 3 4

qualyuniy20k_H7

ANEXO C. Diagrama Esquemático e "Netlist" para a Simulação do Retificador Trifásico Unidirecional Δ_1

C.1. Esquemático para a Simulação do Retificador Trifásico Unidirecional Δ_1

As figuras que seguem mostram os blocos implementados para a simulação do retificador trifásico PWM unidirecional Δ _1 operando em malha fechada.




Fig. C.1 – Estágio de potência e fontes auxiliares.




Fig. C.2 – Transformações utilizadas.




Fig. C.3 – Controlador de tensão e controladores de corrente com desacoplamento.




Fig. C.4 - Determinação dos setores e comparação.




Fig. C.5 - Cálculo das razões cíclicas dos interruptores.




Fig. C.6 - Escolha dos setores.

C.2. "Netlist" para a Simulação do Retificador Trifásico Unidirecional Δ_1

* Schematics Netlist *	V_V47 V15p 0 DC 15
V_V37 seno 0	V_V46 V15n 0 DC -15
+SIN 0 1 60 0 0 0	E_SUM23
V_V38 coseno 0	\(\big \text{V(\$N_0002)+V(\$N_0003)}\)
+SIN 0 1 60 0 0 90	E_SUM24
V_V42 senop120 0	\(\bar{V(\\$N_0005)+V(\\$N_0001)}\)
+SIN 0 1 60 0 0 120	E_MULT34
V_V43 cosenop120 0	E_MULT35
+SIN 0 1 60 0 0 210	$\{V(cosenom120)*V(I3)\}$
V_V44 senom120 0	E_MULT36
+SIN 0 1 60 0 0 -120	$\{V(cosenop120)*V(I2)\}$
V_V45 cosenom120 0	E_SUM25
+SIN 0 1 60 0 0 -30	

```
E SUM26
                                 $N 0009 0 VALUE
                                                                X S58
                                                                        setorBp 0 Eq5 DA qualyunid20k_S58
\(\bar{V}(\$N \ 0010)+V(\$N \ 0006)\}
                                                                X S59
                                                                        setorBn 0 Eq3 DB qualyunid20k S59
               $N 0007 0 VALUE {V(seno)*V(I1)}
E_MULT37
                                                                X_S60
                                                                        setorCp 0 Eq3 DB qualyunid20k_S60
E MULT38
               $N_0008 0 VALUE {V(senom120)*V(I3)}
                                                                X_S61
                                                                        setorBp 0 Eq6 DB qualyunid20k S61
               $N_0010 0 VALUE {V(senop120)*V(I2)}
                                                                X_S62
                                                                        setorCn 0 Eq6 DB qualyunid20k_S62
E_MULT39
E_GAIN40
              Id 0 VALUE {.8165 * V($N_0004)}
Iq 0 VALUE {0.8165 * V($N_0009)}
                                                                        setorAp 0 Eq2 DC qualyunid20k_S63
setorCp 0 Eq4 DC qualyunid20k_S64
                                                                X_S63
E GAIN39
                                                                X_S64
E MULT54
               $N_0011 0 VALUE {V(coseno)*V(Dq)}
                                                                 X_S65
                                                                        setorAn 0 Eq4 DC qualyunid20k_S65
               $N_0012 0 VALUE {V(seno)*V(Dd)}
$N_0013 0 VALUE {V(seno)*V(Dq)}
                                                                X_S66
X_S67
                                                                        setorCn 0 Eq2 DC qualyunid20k_S66
setorCp 0 0 DA qualyunid20k_S67
E MULT55
E MULT56
E MULT57
               $N_0014 0 VALUE {V(coseno)*V(Dd)}
                                                                X_S68
                                                                        setorCn 0 0 DA qualyunid20k_S68
X_S52
       cmd1a 0 $N_0015 $N_0016 qualyunid20k_$52
                                                                X_S69
                                                                        setorAp 0 0 DB qualyunid20k_S69
X_S53
       cmd2a 0 $N 0017 $N 0018 qualyunid20k S53
                                                                X S70
                                                                        setorAn 0 0 DB qualyunid20k S70
                                                                        setorBn 0 0 DC qualyunid20k_S71
X_S54
        cmd3a 0 $N_0019 $N_0020 qualyunid20k_S54
                                                                X_S71
D D49
           fase1 $N_0015 Dbreak
                                                                X_S72
                                                                        setorBp 0 0 DC qualyunid20k_S72
D D50
           fase2 $N 0015 Dbreak
                                                                E DIFF49
                                                                              Dbeta 0 VALUE {V($\overline{N}$ 0011,$N 0012)}
                                                                E_SUM49
                                                                              D D51
           $N 0021 fase2 Dbreak
D_D52
                                                                E SUM39
           $N_0021 fase1 Dbreak
D_D53
           fase3 $N_0017 Dbreak
                                                                 \{V(N_0036)+V(N_0037)\}
D_D54
                                                                E GAIN58
           fase2 $N 0017 Dbreak
                                                                               Eq1 0 VALUE {1 * V($N 0035)}
           $N 0022 fase2 Dbreak
                                                                              $N 0037 0 VALUE {V(um,$N 0038)}
D D55
                                                                E DIFF50
D_D56
           $N 0022 fase3 Dbreak
                                                                E GAIN78
                                                                               Eq2 0 VALUE {1 * V($N_0039)}
D D57
           fase3 $N 0019 Dbreak
                                                                E DIFF51
                                                                               $N 0040 0 VALUE {V(um,$N 0041)}
D D58
           fase1 $N 0019 Dbreak
                                                                              $N_0042 0 VALUE {V($N_0043)+V(um)}
                                                                E_SUM51
D_D59
           $N_0023 fase1 Dbreak
                                                                E_GAIN80
                                                                               Eq3 0 VALUE {1 * V($N_0042)}
D D60
           $N_0023 fase3 Dbreak
                                                                E SUM52
                                                                                                 $N 0044 0
                                                                                                               VALUE
D D62
           $N_0018 $N_0022 Dbreak
                                                                 \{V(\$N 0045)+V(\$N 0046)\}
D_D63
                                                                               Eq4 0 VALUE {1 * V($N_0044)}
Eq5 0 VALUE {1 * V($N_0047)}
           $N_0020 $N_0023 Dbreak
                                                                E_GAIN82
D D64
           0 $N 0023 Dbreak
                                                                E GAIN84
D_D65
           0 $N_0022 Dbreak
                                                                E_DIFF56
                                                                               $N_0039 0 VALUE {V($N_0040,$N_0048)}
                                                                              $N_0046 0 VALUE {V($N_0049)+V(um)}
$N_0047 0 VALUE {V($N_0051,$N_0050)}
D_D66
           0 $N 0021 Dbreak
                                                                E_SUM55
           $N_0019 Vo Dbreak
                                                                E DIFF57
D D67
D_D68
           $N_0017 Vo Dbreak
                                                                E_SUM56
                                                                               $N_0051 0 VALUE {V($N_0052)+V(um)}
                                                                              $N_0053 0 VALUE {V(um,$N_0054)}
Eq6 0 VALUE {1 * V($N_0053)}
D D69
           $N 0015 Vo Dbreak
                                                                E DIFF55
E E41
           cmdla 0 TABLE { V(DA, Vtri) }
                                                                E GAIN86
+((0,0)(.08,15))
                                                                 V CONST12
                                                                                 um 0 DC 5
           cmd2a 0 TABLE { V(DB, Vtri) }
                                                                E_GAIN90
                                                                               $N_0038 0 VALUE {1.225 * V(Dalfa)}
E_E42
                                                                E GAIN59
                                                                               $N 0036 0 VALUE {0.707 * V(Dbeta)}
+((0,0)(.08,15))
                                                                E_GAIN91
                                                                               $N_0041 0 VALUE {1.225 * V(Dalfa)}
V V73
           setorAp $N_0024
                                                                               $N 0048 0 VALUE {.707 * V(Dbeta)}
+PULSE 0 15 0 1n 1n 1.3888888ms 16.666666m
                                                                E GAIN77
                                                                E GAIN79
                                                                               $N 0043 0 VALUE {1.414 * V(Dbeta)}
           $N 0024 0
                                                                               $N_0049 0 VALUE {1.225 * V(Dalfa)}
+PULSE 0 15 15.277777m 1n 1n 1.3888888ms 16.666666m
                                                                E_GAIN92
                                                                               $N_0045 0 VALUE {.707 * V(Dbeta)}
V V74
                                                                E_GAIN81
           setorBn 0
+PULSE 0 15 1.38888m 1n 1n 2.777m 16.666666m
                                                                E_GAIN93
                                                                               $N_0052 0 VALUE {1.225 * V(Dalfa)}
                                                                               $N_0050 0 VALUE {.707 * V(Dbeta)}
V V75
           setorCp 0
                                                                E GAIN83
                                                                               $N 0054 0 VALUE {1.414 * V(Dbeta)}
+PULSE 0 15 4.166666m 1n 1n 2.777m 16.666666m
                                                                E_GAIN85
V V76
           setorAn 0
                                                                L L10
                                                                           $N 0031 $N 0034 790uH IC=78.13
                                                                E DIFF62
                                                                               $N 0055 0 VALUE {V($N 0057,$N 0056)}
+PULSE 0 15 6.9444444m 1n 1n 2.777m 16.666666m
                                                                X U30A
V V78
                                                                             0 $N_0058 V15p V15n Idref TL082
           setorCn 0
+PULSE 0 15 12.5m 1n 1n 2.777m 16.666666m
                                                                R_R92
                                                                            $N_0055 $N_0058 10k
V_V77
           setorBp 0
                                                                R R93
                                                                           $N_0060 $N_0059 100k
                                                                X U31A
                                                                             0 $N_0061 V15p V15n $N_0059 TL082
+PULSE 0 15 9.7222222m 1n 1n 2.777777m 16.666666m
X_H9 $N_0025 $N_0026 I2 0 qualyunid20k_H9
                                                                           $N 0063 $N 0062 100k
                                                                R R94
X_H8 $N_0027 $N_0028 I3 0 qualyunid20k_H8
                                                                E_DIFF63
                                                                              erroq 0 VALUE {V(0,Iq)}
V_V52
           $N 0025 $N 0029
                                                                XU32A
                                                                             0 $N 0064 V15p V15n $N 0062 TL082
                                                                              errod 0 VALUE {V(Idref,Id)}
+SIN 0 180 60 0 0 210
                                                                E DIFF64
                                                                E SUM58
                                                                              Dq 0 VALUE {V($N_0065)+V($N_0062)}
V V53
           $N_0027 $N_0029
+SIN 0 180 60 0 0 -30
                                                                E DIFF65
                                                                              Dd 0 VALUE {V($N_0059,$N_0066)}
           $N 0016 $N 0021 Dbreak
D D61
                                                                R R95
                                                                           errod $N 0061 5.166k
                                                                           erroq $N_0064 5.166k
V V51
           $N 0030 $N 0029
                                                                R R96
+SIN 0 180 60 0 0 90
                                                                E_GAIN94
                                                                               $N_0065 0 VALUE {0.186 * V(Id)}
X_H7 $N_0030 $N_0031 I1 0 qualyunid20k_H7
                                                                E_GAIN95
                                                                               $N_0057 0 VALUE {5/400 * V(Vo)}
           $N 0032 fase3 .11
R R67
                                                                C C45
                                                                           $N 0061 $N 0059 2.65n IC=-2.62
                                                                C_C46
           $N 0033 fase2 .11
                                                                           $N_0061 $N_0060 1.32n IC=-2.62
R R66
                                                                C_C47
C_C48
                                                                           $N 0064 $N 0062 2.65n IC=-0.338
R R65
           $N 0034 fase1 .11
                                                                            $N_0064 $N_0063 1.32n IC=-0.338
L<sup>-</sup>L11
           $N 0026 $N 0033 790uH IC=-39.065
L_L12
C_C39
                                                                E_GAIN96
           $N_0028 $N_0032_790uH IC=-39.065
                                                                               $N 0066 0 VALUE {0.186 * V(Iq)}
                                                                V V82
           Vo 0 816u IC=400
                                                                           $N 0056 0
R_R85
           Vo 0 8
                                                                +PULSE 5 5.5 30m 10u 10u 75m 126m
V V79
           Vtri 0
                                                                R R97
                                                                           $N 0058 $N 0067 7.7k
                                                                           $N 0067 Idref 646n IC=-1.94
+PULSE 0 5 0 49.99u 49.99u 10n 100u
                                                                C C49
X_S55 setorAp 0 Eq1 DA qualyunid20k_S55
                                                                E E43
                                                                           cmd3a 0 TABLE { V(DC, Vtri) }
       setorBn 0 Eq1 DA qualyunid20k S56
                                                                 +((0,0)(.08,15))
X S57 setorAn 0 Eq5 DA qualyunid20k S57
```

.subckt qualyunid20k_S52 1 2 3 4 S_S52 3 4 1 2 Sbreak-X1 RS_S52 1 2 1G .ends qualyunid20k_S52

.subckt qualyunid20k_S55 1 2 3 4 S_S55 3 4 1 2 Sbreak-X1 RS_S55 1 2 1G .ends qualyunid20k_S55

.subckt qualyunid20k_S59 1 2 3 4 S_S59 3 4 1 2 Sbreak-X1 RS_S59 1 2 1G .ends qualyunid20k S59

.subckt qualyunid20k_S60 1 2 3 4 S_S60 3 4 1 2 Sbreak-X1 RS_S60 1 2 1G .ends qualyunid20k_S60

.subckt qualyunid20k_S61 1 2 3 4 S_S61 3 4 1 2 Sbreak-X1 RS_S61 1 2 1G .ends qualyunid20k_S61

.subckt qualyunid20k_S62 1 2 3 4 S_S62 3 4 1 2 Sbreak-X1 RS_S62 1 2 1G .ends qualyunid20k_S62

.subckt qualyunid20k_S64 1 2 3 4 S_S64 3 4 1 2 Sbreak-X1 RS_S64 1 2 1G .ends qualyunid20k_S64

.subckt qualyunid20k_S65 1 2 3 4 S_S65 3 4 1 2 Sbreak-X1 RS_S65 1 2 1G .ends qualyunid20k_S65

.subckt qualyunid20k_S66 1 2 3 4 S_S66 3 4 1 2 Sbreak-X1 RS_S66 1 2 1G .ends qualyunid20k_S66

.subckt qualyunid20k_S67 1 2 3 4 S_S67 3 4 1 2 Sbreak-X1 RS_S67 1 2 1G .ends qualyunid20k_S67

.subckt qualyunid20k_S68 1 2 3 4 S_S68 3 4 1 2 Sbreak-X1 RS_S68 1 2 1G .ends qualyunid20k_S68

.subckt qualyunid20k_S69 1 2 3 4 S_S69 3 4 1 2 Sbreak-X1 RS_S69 1 2 1G .ends qualyunid20k_S69

.subckt qualyunid20k_S72 1 2 3 4 S_S72 3 4 1 2 Sbreak-X1 RS_S72 1 2 1G .ends qualyunid20k_S72

ANEXO D. Dimensionamento do Estágio de Potência para o Retificador Trifásico PWM Unidirecional Δ_1

D.1. Cálculos Preliminares

O equacionamento que será apresentado neste anexo será efetuado a partir do circuito equivalente para o setor A+, apresentado na Fig. D.1, em que foram desprezadas as resistências série do circuito. A metodologia utilizada para o dimensionamento do estágio de potência é a mesma aplicada em [24] para o retificador unidirecional de dois níveis Y_1.




Fig. D.1 – Circuito equivalente do retificador trifásico PWM para o setor A+.

Este equacionamento será desenvolvido considerando a aplicação da estratégia de modulação da seção 4.3 e as expressões (D.1).

$$\begin{cases} v_{A}(t) = V_{P} \cdot \operatorname{sen}(\omega \cdot t + 90^{\circ}) \\ v_{B}(t) = V_{P} \cdot \operatorname{sen}(\omega \cdot t + 210^{\circ}) e \\ v_{C}(t) = V_{P} \cdot \operatorname{sen}(\omega \cdot t - 30^{\circ}) \end{cases} i_{A}(t) = I_{P} \cdot \operatorname{sen}(\omega \cdot t + 90^{\circ})$$

$$i_{B}(t) = I_{P} \cdot \operatorname{sen}(\omega \cdot t + 210^{\circ})$$

$$i_{C}(t) = I_{P} \cdot \operatorname{sen}(\omega \cdot t - 30^{\circ})$$

$$(D.1)$$

 $\label{eq:com_q} \mbox{Com} \ \ I_q = 0 \ \ e \ \ Q = 0 \, , \ \ desconsiderando-se \ R_S, \ as \ razões \ cíclicas \ de \ eixo \ direto \ e \ de$ eixo em quadratura são dadas pela expressão (D.2).

$$\begin{cases} D_{d} = \sqrt{\frac{3}{2}} \cdot \frac{V_{P}}{V_{O}} \\ D_{q} = \sqrt{\frac{2}{3}} \cdot \frac{L \cdot \omega \cdot P_{O}}{\eta \cdot V_{P} \cdot V_{O}} \end{cases}$$
(D.2)

Aplicando a transformação inversa (D.3) e calculando as razões cíclicas para o setor A+ (D.4), chega-se a expressão (D.5).

$$\overrightarrow{\mathbf{M}}_{dq}^{-1} = \begin{bmatrix} \cos(\omega \cdot t) & \sin(\omega \cdot t) \\ -\sin(\omega \cdot t) & \cos(\omega \cdot t) \end{bmatrix}$$
 (D.3)

$$\begin{cases} D_{A}(t) = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha}(t) + \frac{1}{\sqrt{2}} \cdot D_{\beta}(t) \\ D_{B}(t) = 0 \\ D_{C}(t) = 1 - \sqrt{\frac{3}{2}} \cdot D_{\alpha}(t) - \frac{1}{\sqrt{2}} \cdot D_{\beta}(t) \end{cases}$$

$$(D.4)$$

$$\begin{bmatrix}
D_{A}(t) = 1 - \sqrt{3} \cdot \frac{V_{P}}{V_{O}} \cdot \left[\cos(\omega \cdot t - 30^{\circ}) + \frac{2}{3} \cdot \frac{L \cdot \omega \cdot P_{O}}{\eta \cdot V_{P} \cdot V_{O}} \cdot \sin(\omega \cdot t - 30^{\circ}) \right] \\
D_{B}(t) = 0 \\
D_{C}(t) = 1 - \sqrt{3} \cdot \frac{V_{P}}{V_{O}} \cdot \left[\cos(\omega \cdot t + 30^{\circ}) + \frac{2}{3} \cdot \frac{L \cdot \omega \cdot P_{O}}{\eta \cdot V_{P} \cdot V_{O}} \cdot \sin(\omega \cdot t + 30^{\circ}) \right]$$
(D.5)

Desprezando-se a parcela em seno, pois D_q é muito menor que um, têm-se as razões cíclicas das fases A, B e C dadas pela expressão (D.6) para o setor considerado.

$$\begin{cases} D_{A}(t) = 1 - \sqrt{3} \cdot \frac{V_{p}}{V_{o}} \cdot \cos(\omega \cdot t - 30^{\circ}) \\ D_{B}(t) = 0 \\ D_{C}(t) = 1 - \sqrt{3} \cdot \frac{V_{p}}{V_{o}} \cdot \cos(\omega \cdot t + 30^{\circ}) \end{cases}$$
(D.6)

D.2. Dimensionamento dos Indutores de Entrada

D.2.1. Valor da Indutância

Sabe-se que a corrente de entrada é controlada por largura de pulso, desta forma têm-se a relação (D.7).

$$V_{L} = L \cdot \frac{\Delta I}{\Delta t} \rightarrow \Delta I = \frac{V_{L} \cdot \Delta t}{L}$$
 (D.7)

Observa-se que a maior ondulação de corrente ocorre quando a corrente é máxima, para a corrente $i_A(t)$ isto ocorre em $\omega \cdot t = 0^\circ$.

Nesta situação:

$$D_{A}(t) = D_{C}(t) = 1 - \sqrt{3} \cdot \frac{V_{P}}{V_{O}} \cdot \cos(+30^{\circ}) = 1 - \sqrt{3} \cdot \frac{V_{P}}{V_{O}} \cdot \frac{\sqrt{3}}{2}.$$
 (D.8)

E o intervalo em que ambos interruptores estão fechados é dado por:

$$\Delta t = \left(1 - \frac{3}{2} \cdot \frac{V_{P}}{V_{O}}\right) \cdot T_{S} = \left(\frac{2 \cdot V_{O} - 3 \cdot V_{P}}{2 \cdot V_{O}}\right) \cdot T_{S}. \tag{D.9}$$

Sabendo-se que neste intervalo, a tensão sobre o indutor L_A é igual à V_P e definindo a variação percentual da corrente em relação ao pico de corrente como mostrado na expressão (D.10), determina-se o valor de L conforme a expressão (D.11).

$$\Delta I = \Delta I\% \cdot I_{P} = \Delta I\% \cdot \frac{2 \cdot P_{O}}{3 \cdot \eta \cdot V_{P}}$$
 (D.10)

$$L = \frac{3 \cdot \eta \cdot V_{P}^{2} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{f_{S} \cdot \Delta I_{O}^{*} \cdot 4 \cdot P_{O} \cdot V_{O}}$$
(D.11)

D.2.2. Corrente Eficaz no Indutor

Desprezando a ondulação de alta frequência, a corrente eficaz no indutor é a mesma da fase correspondente:

$$I_{L_{EF}} = \frac{\sqrt{2} \cdot P_{O}}{3 \cdot \eta \cdot V_{P}}$$
 (D.12)

D.2.3. Corrente de Pico no Indutor

A corrente de pico no indutor é dada pelo valor da corrente de pico, mais a parcela devida a ondulação de alta frequência.

$$I_{L_p} = \frac{2 \cdot P_O}{3 \cdot \eta \cdot V_P} \cdot \left(1 + \frac{\Delta I\%}{2}\right) \tag{D.13}$$

D.2.4. Corrente Média no Indutor

Com a corrente no indutor é praticamente senoidal, seu valor médio é zero.

$$I_{L_{MED}} = 0 (D.14)$$

D.2.5. Tensão de Pico no Indutor

Observa-se que a máxima tensão no indutor L_A ocorre em $\omega \cdot t = 60^\circ$, neste caso, o sistema opera no setor B-, onde a partir da transição do sub-setor SS6B para o sub-setor SS5B têm-se: $D_A(t) \geq D_B(t)$ e $D_C(t) = 0$.

Para o caso em que apenas S_A está fechado, o sistema pode ser representado pelo circuito equivalente da Fig. D.1.




Fig. D.2 – Circuito equivalente para o retificador trifásico PWM.

Sendo válidas as relações da expressão (D.15).

$$\begin{cases} v_{A}(t) + v_{B}(t) + v_{C}(t) = 0 \\ v_{A}(t) - v_{LA}(t) = v_{B}(t) - v_{LB}(t) = v_{C}(t) - v_{LC}(t) - V_{O} \\ i_{LA}(t) + i_{LB}(t) + i_{LC}(t) = 0 \rightarrow v_{LA}(t) + v_{LB}(t) + v_{LC}(t) = 0 \end{cases}$$
(D.15)

Dando origem ao sistema (D.16).

$$\begin{cases} v_{A}(t) + v_{B}(t) + v_{C}(t) = 0 \\ v_{LA}(t) - v_{LB}(t) = v_{A}(t) - v_{B}(t) \\ v_{LA}(t) - v_{LC} = v_{A}(t) - v_{C}(t) + V_{O} \end{cases}$$
 (D.16)

A solução deste sistema é apresentada em (D.17).

$$\begin{cases} v_{LA}(t) = v_{A}(t) + \frac{1}{3} \cdot V_{O} \\ v_{LB}(t) = v_{B}(t) + \frac{1}{3} \cdot V_{O} \\ v_{LC}(t) = v_{C}(t) - \frac{2}{3} \cdot V_{O} \end{cases}$$
 (D.17)

Para $\omega \cdot t = 60^{\circ}$ têm-se $v_A(t) = V_P \cdot sen(\omega \cdot t + 90^{\circ}) = V_P/2$ assim, a máxima tensão sobre a indutância é dada pela expressão (D.18).

$$V_{L_p} = V_{LA_p} = \frac{V_p}{2} + \frac{V_O}{3}$$
 (D.18)

D.3. Dimensionamento do Capacitor de Saída

D.3.1. Valor da Capacitância

Analisando o circuito da Fig. D.1 chega-se as relações da expressão (D.19).

$$i_{O}(t) = -i_{B}(t) \cdot [1 - D_{A}(t)] - i_{C}(t) \cdot [1 - D_{C}(t)]$$
 (D.19)

Substituindo-se as expressões (D.1) e (D.5) em (D.19) e simplificando a expressão através de relações trigonométricas chega-se a expressão (D.20).

$$i_{o}(t) = \frac{3}{2} \cdot \frac{V_{p} \cdot I_{p}}{V_{o}}$$
 (D.20)

Ou seja, se forem desprezadas as componentes de alta freqüência, considerando-se apenas os valores médios instantâneos dos sinais, a corrente de saída não apresenta ondulações de baixa freqüência. Desta forma, o dimensionamento do capacitor deve considerar apenas a ondulação de alta freqüência.

Assim, observando-se o circuito equivalente da Fig. D.1 pode-se concluir que quando os interruptores S_A e S_B estão fechados, $i_O(t) = 0$, ou seja, circula pelo capacitor a corrente drenada pela carga (resistor), assim:

$$\Delta Q_{C_0} = \int_{0}^{\frac{2 \cdot V_0 - 3 \cdot V_p}{2 \cdot V_0 \cdot f_s}} \frac{P_0}{V_0} \cdot dt \ e$$
 (D.21)

$$\frac{P_{O} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{2 \cdot f_{S} \cdot V_{O}^{2}} = C_{O} \cdot \Delta V_{O} = C_{O} \cdot \Delta V_{O} \cdot V_{O}.$$
 (D.22)

Onde o intervalo no qual os interruptores S_A e S_B estão fechados é dado pela expressão (D.9).

Desta forma, define-se o valor da capacitância através da expressão (D.23).

$$C_{O} = \frac{P_{O} \cdot (2 \cdot V_{O} - 3 \cdot V_{P})}{2 \cdot f_{S} \cdot V_{O}^{3} \cdot \Delta V_{O}\%}$$
 (D.23)

D.3.2. Corrente Eficaz no Capacitor

Pela simetria apresentada para a corrente no capacitor, pode-se utilizar o valor da corrente em um determinado sub-setor, com o próprio valor eficaz em um período de rede.

Observa-se que no intervalo de duração do sub setor SS6A $D_C(t) \ge D_A(t)$ e $D_C(t) = 0$, considerando-se que as correntes de fase e as razões cíclicas permanecem constantes em um período de comutação, a corrente eficaz no capacitor em um período de chaveamento pode ser calculada pela expressão (D.24).

$$I_{CO_{EF}T_{S}} = \sqrt{\frac{1}{T_{S}}} \cdot \left[\int_{0}^{D_{A} \cdot T_{S}} \left[-I_{RO} \right]^{2} \cdot dt + \int_{D_{A} \cdot T_{S}}^{D_{C} \cdot T_{S}} \left[-I_{RO} - I_{B} \right]^{2} \cdot dt + \int_{D_{C} \cdot T_{S}}^{T_{S}} \left[-I_{RO} - I_{B} - I_{C} \right]^{2} \cdot dt \right]$$
(D.24)

Resolvendo (D.24) resulta em (D.25).

$$I_{CO_{EF}T_{S}} = \sqrt{D_{A} \cdot I_{RO}^{2} + (D_{C} - D_{A}) \cdot (I_{RO} + I_{B})^{2} + (1 - D_{C}) \cdot (I_{RO} + I_{B} + I_{C})^{2}}$$
(D.25)

Em um período da rede, a corrente eficaz é dada pela expressão (D.26).

$$I_{CO_{EF}} = \sqrt{\frac{1}{\frac{\pi}{6}} \cdot \int_{0}^{\frac{\pi}{6}} \left[I_{C_{EF}T_{S}} \left(\omega \cdot t\right) \right]^{2} \cdot d\omega \cdot t}$$
 (D.26)

Substituindo (D.1), (D.5) e (D.25) em (D.26) determina-se, após simplificação, a expressão (D.27) para o cálculo da corrente eficaz do capacitor de saída.

$$I_{CO_{EF}} = \frac{P_{O}}{V_{O}} \cdot \sqrt{\frac{0.613 \cdot V_{O} - 2 \cdot \eta \cdot V_{P}}{\eta^{2} \cdot V_{P}} + 1}$$
 (D.27)

D.3.3. Corrente de Pico no Capacitor

A corrente máxima no capacitor é igual a corrente na carga dada pela expressão (D.28).

$$I_{CO_p} = \frac{P_O}{V_O} \tag{D.28}$$

D.3.4. Corrente Média no Capacitor

Na operação em regime permanente a energia do capacitor é constante, sendo a corrente média no capacitor obtida através de (D.29).

$$I_{CO_{MFD}} = 0 \tag{D.29}$$

D.3.5. Tensão no Capacitor

A tensão máxima no capacitor, desprezando-se a ondulação de alta frequência, é dada pela equação (D.30).

$$V_{CO_{EF}} \cong V_{CO_{MED}} \cong V_{O} \tag{D.30}$$

D.4. Dimensionamento dos Interruptores

D.4.1. Corrente Eficaz no Interruptor

Considerando-se que as correntes de fase e as razões cíclicas permanecem constantes em um período de comutação, a corrente eficaz em um interruptor em um período de comutação é dada pela expressão (D.31).

$$I_{Si_{EF}T_{S}} = \sqrt{\frac{1}{T_{S}}} \cdot \int_{0}^{D_{i}T_{S}} \left[I_{Si}\right]^{2} \cdot dt = I_{Si} \cdot \sqrt{D_{i}}$$
(D.31)

Como as razões cíclicas e as correntes que circulam em um determinado interruptor dependem do setor analisado pode-se utilizar a simetria destes sinais em relação a outros setores. Por exemplo, o interruptor S_B apresenta um funcionamento no setor A+ idêntico

ao funcionamento do interruptor S_A no setor C- e o interruptor S_C apresenta um funcionamento no setor A+ idêntico ao funcionamento do interruptor S_A no setor B-, sendo que o funcionamento do interruptor é igual para os semi-ciclos positivo e negativo da rede.

Neste caso, a corrente eficaz em um interruptor para um período da rede é dada pela expressão (D.32).

$$I_{S_{EF}} = \sqrt{2 \cdot \left[\left(I_{SA_{EF_{SETOR A^{+}}}} \right)^{2} + \left(I_{SB_{EF_{SETOR A^{+}}}} \right)^{2} + \left(I_{SC_{EF_{SETOR A^{+}}}} \right)^{2} \right]}$$
 (D.32)

Então, pela análise do circuito da Fig. D.1 obtém-se a expressão (D.33).

$$I_{S_{EF}} = \sqrt{\frac{1}{\pi} \cdot \left\{ \int_{-\frac{\pi}{6}}^{\frac{\pi}{6}} \left[I_{B}(t)^{2} \cdot D_{A}(t) \right] \cdot d\omega \cdot t + \int_{-\frac{\pi}{6}}^{\frac{\pi}{6}} \left[I_{C}(t)^{2} \cdot D_{C}(t) \right] \cdot d\omega \cdot t \right\}}$$
(D.33)

Substituindo (D.1) e (D.5) em (D.33) determina-se, o valor da corrente eficaz no interruptor (D.34).

$$I_{S_{EF}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \sqrt{\frac{0.087 \cdot V_{O} - 0.141 \cdot V_{P}}{V_{O}}}$$
 (D.34)

D.4.2. Corrente de Pico no Interruptor

A corrente de pico no interruptor S_A cuja envoltória é dada pela corrente da fase A para o setor B- tem seu valor máximo no início deste setor ($\omega \cdot t = 30^\circ$), sendo este valor obtido através da expressão (D.35).

$$I_{S_{p}} = I_{p} \cdot \operatorname{sen}(\omega \cdot t + 90^{\circ}) = \frac{\sqrt{3}}{2} \cdot I_{p}$$
 (D.35)

D.4.3. Corrente Média no Interruptor

Utilizando o mesmo raciocínio aplicado na determinação da corrente eficaz no interruptor, tem-se que a corrente média no interruptor para um período de comutação dada pela expressão (D.36).

$$I_{Si_{MED}T_{S}} = \frac{1}{T_{S}} \cdot \int_{0}^{D_{i} \cdot T_{S}} I_{Si} \cdot dt = I_{Si} \cdot D_{i}$$
(D.36)

Então, pela análise do circuito da Fig. D.1 obtém-se a expressão (D.37).

$$I_{S_{MED}} = \frac{1}{\pi} \cdot \left\{ \int_{-\frac{\pi}{6}}^{\frac{\pi}{6}} \left[-I_{B}(t) \cdot D_{A}(t) \right] \cdot d\omega \cdot t + \int_{-\frac{\pi}{6}}^{\frac{\pi}{6}} \left[-I_{C}(t) \cdot D_{C}(t) \right] \cdot d\omega \cdot t \right\}$$
(D.37)

Substituindo (D.1) e (D.5) em (D.37) determina-se, o valor da corrente média no interruptor (D.38).

$$I_{S_{MED}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \left(\frac{0.212 \cdot V_{O} - 0.333 \cdot V_{P}}{V_{O}} \right)$$
 (D.38)

D.4.4. Tensão de Pico no Interruptor

A tensão máxima em um interruptor, desprezando-se a ondulação de alta frequência, é dada pela equação (D.39), como pode ser observado na etapa 5 da Fig. 4.2.

$$V_{S_p} \cong V_O$$
 (D.39)

D.5. Dimensionamento dos Diodos D₁₃₄₅₆

D.5.1. Corrente Eficaz nos Diodos D₁₃₄₅₆

O dimensionamento os diodos D_{13456} será realizado considerando a mesma metodologia aplicada no dimensionamento dos interruptores. Considerar-se-á a simetria existente entre os setores para os sinais de corrente que circulam por estes diodos.

Como exemplo, o diodo D_{B4} apresenta um funcionamento no setor A+ idêntico ao funcionamento do diodo D_{A3} no setor C-e o diodo D_{C4} apresenta um funcionamento no setor A+ idêntico ao funcionamento do interruptor D_{A3} no setor B-, sendo que o funcionamento do diodo é em apenas um semi-ciclo da rede.

A corrente eficaz em um diodo em um período de comutação é dada pela expressão (D.40).

$$I_{DI3456_{EF}T_S} = \sqrt{\frac{1}{T_S}} \cdot \int_0^{t_{DI}} \left[I_{Di3456} \right]^2 \cdot dt = I_{Di3456} \cdot \sqrt{\frac{t_{DI}}{T_S}}$$
 (D.40)

Onde t_{DI} é o intervalo de condução da cada diodo.

Neste caso, a corrente eficaz em um diodo para um período da rede é dada pela expressão (D.41).

$$I_{DI3456_{EF}} = \sqrt{\left(I_{D_{A3EF_{SETOR A+}}}\right)^2 + \left(I_{D_{B4EF_{SETOR A+}}}\right)^2 + \left(I_{D_{C4EF_{SETOR A+}}}\right)^2}$$
(D.41)

Analisando as etapas de operação 3, 4, 5 e 6 apresentadas na Fig. 4.2 e os sinais de comando para os sub-setores SS1A obtém-se a expressão (D.42).

$$I_{DI3456_{EF}} = \sqrt{\frac{1}{2 \cdot \pi}} \cdot \begin{cases} \int_{-\frac{\pi}{6}}^{0} \left[\left(\left[-I_{B}(t) \right]^{2} + \left[-I_{C}(t) \right]^{2} \right) \cdot D_{C}(t) \right] \cdot d\omega \cdot t + \\ \int_{-\frac{\pi}{6}}^{\frac{\pi}{6}} \left[\left(\left[\frac{I_{A}(t)}{2} \right]^{2} + \left[-\frac{I_{C}(t)}{2} \right]^{2} \right) \cdot \left(1 - D_{C}(t) \right) \right] \cdot d\omega \cdot t + \\ \int_{0}^{\frac{\pi}{6}} \left[\left(\left[-I_{B}(t) \right]^{2} + \left[-I_{C}(t) \right]^{2} \right) \cdot D_{A}(t) \right] \cdot d\omega \cdot t + \\ \int_{0}^{\frac{\pi}{6}} \left[\left(\left[-\frac{I_{B}(t)}{2} \right]^{2} + \left[-\frac{I_{C}(t)}{2} \right]^{2} \right) \cdot \left(D_{C}(t) - D_{A}(t) \right) \right] \cdot d\omega \cdot t \end{cases}$$

$$(D.42)$$

Substituindo (D.1) e (D.5) em $\,$ (D.42) determina-se, o valor da corrente eficaz no nos diodos D_{13456} (D.43).

$$I_{DI3456_{EF}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \sqrt{\frac{0.043 \cdot V_{O} - 0.027 \cdot V_{P}}{V_{O}}}$$
 (D.43)

D.5.2. Corrente de Pico nos Diodos D₁₃₄₅₆

A corrente de pico nos diodos D_{13456} cuja envoltória é dada pela corrente da fase A para o setor B- tem seu valor máximo no início deste setor ($\omega \cdot t = 30^{\circ}$), sendo este valor obtido através da expressão (D.44).

$$I_{DI3456_{P}} = \frac{\sqrt{3}}{2} \cdot I_{P} \tag{D.44}$$

D.5.3. Corrente Média nos Diodos D₁₃₄₅₆

Utilizando o mesmo raciocínio aplicado na determinação da corrente eficaz nos diodos D_{13456} e analisando as etapas de operação 3, 4, 5 e 6 apresentadas na Fig. 4.2 e os sinais de comando para os sub-setores SS1A obtém-se a expressão.

$$I_{D3456_{MED}} = \frac{1}{2 \cdot \pi} \cdot \begin{cases} \int_{-\frac{\pi}{6}}^{0} \left[\left(-I_{B}(t) - I_{C}(t) \right) \cdot D_{C}(t) \right] \cdot d\omega \cdot t + \\ \int_{-\frac{\pi}{6}}^{\frac{\pi}{6}} \left[\left(\frac{I_{A}(t)}{2} - \frac{I_{C}(t)}{2} \right) \cdot \left(1 - D_{C}(t) \right) \right] \cdot d\omega \cdot t + \\ \int_{0}^{\frac{\pi}{6}} \left[\left(-I_{B}(t) - I_{C}(t) \right) \cdot D_{A}(t) \right] \cdot d\omega \cdot t + \\ \int_{0}^{\frac{\pi}{6}} \left[\left(-\frac{I_{B}(t)}{2} - \frac{I_{C}(t)}{2} \right) \cdot \left(D_{C}(t) - D_{A}(t) \right) \right] \cdot d\omega \cdot t \end{cases}$$

$$(D.45)$$

Substituindo (D.1) e (D.5) em (D.45) determina-se, o valor da corrente média no diodos D_{13456} .

$$I_{DI3456_{MED}} = \frac{P_{O}}{\eta \cdot V_{P}} \cdot \left(\frac{0,106 \cdot V_{O} + 0,004 \cdot V_{P}}{V_{O}} \right)$$
 (D.46)

D.5.4. Tensão de Pico nos Diodos D₁₃₄₅₆

A tensão máxima nos diodos D_{13456} , desprezando-se a ondulação de alta frequência, é dada pela equação (D.47), como pode ser observado na etapa 5 da Fig. 4.2 .

$$V_{DI3456_{P}} \cong V_{O} \tag{D.47}$$

D.6. Dimensionamento dos Diodos D₁₁₂

D.6.1.Corrente Eficaz nos Diodos D₁₁₂

Pela análise do circuito da Fig. 4.1 verifica-se que:

$$I_{DA3}(t) + I_{DA5}(t) = I_{SA}(t) + I_{DA1}(t)$$
 (D.48)

Com isso, tem-se que o valor eficaz da corrente nos diodos D_{I12} é dado pela expressão (D.49).

$$I_{DI12_{EF}} = \sqrt{2 \cdot \left(I_{DI3456_{EF}}\right)^2 - \left(I_{S_{EF}}\right)^2}$$
 (D.49)

Substituindo (D.34) e (D.43) em (D.49) obtém-se (D.50).

$$I_{DI12_{EF}} = \frac{P_O}{\eta \cdot V_P} \cdot \sqrt{\frac{0.085 \cdot V_P}{V_O}}$$
 (D.50)

D.6.2. Corrente de Pico nos Diodos D₁₁₂

Observando as etapas de operação da Fig. 4.2, observa-se que os diodos D_{A1} e D_{C1} conduzem a corrente da fase A no semi-ciclo positivo, dividindo sua amplitude de forma igual, assim a envoltória da corrente destes diodos é a corrente desta fase dividida por dois, sendo o valor máximo deste sinal obtido através da expressão (D.51).

$$I_{DI12_{p}} = \frac{I_{p}}{2} \tag{D.51}$$

D.6.3. Corrente Média nos Diodos D₁₁₂

A partir de (D.48), tem-se que o valor médio da corrente nos diodos D_{I12} é dado pela expressão(D.52).

$$I_{DI12_{MED}} = 2 \cdot I_{DI3456_{MED}} - I_{S_{MED}}$$
 (D.52)

Substituindo (D.38) e (D.46) em (D.52) obtém-se (D.53).

$$I_{DI12_{MED}} = \frac{P_O}{\eta \cdot 3 \cdot V_O}$$
 (D.53)

D.6.4. Tensão de Pico nos Diodos D₁₁₂

A tensão máxima nos diodos D_{112} , desprezando-se a ondulação de alta frequência, é dada pela equação (D.54), como pode ser observado na etapa 4 da Fig. 4.2 .

$$V_{DI12_p} \cong V_O$$
 (D.54)

ANEXO E. Esquemas Elétricos das Placas Utilizadas no Protótipo

E.1. Esquemas Elétricos

Os esquemas elétricos das placas utilizadas no protótipo são apresentados da seguinte maneira:

- Fig. E-1 Estágio de potência;
- Fig. E-2 Amostragem dos Sinais de Corrente;
- Fig. E-3 Amostragem do Sinal de Tensão e Adaptação dos Sinais PWM para os circuitos de comando dos interruptores;
- Fig. E-4 Amostragem dos Sinais de Sincronismo;
- Fig. E-5 Fontes Auxiliares e Circuito de Pré-Carga;
- Fig. E-6 Conversores D/A.




Fig. E-1 – Estágio de potência.




Fig. E-2 - Amostragem dos sinais de corrente.




Fig. E-3 - Amostragem do sinal de tensão e adaptação dos sinais PWM para os "drivers".




Fig. E-4 - Amostragem dos sinais de sincronismo.




Fig. E-5 - Fontes auxiliares e circuito de pré-carga.




Fig. E-6 – Conversores D/A.

ANEXO F. Listagem do Programa para o Controle do Retificador Trifásico Unidirecional

A listagem do programa de controle para o retificador Y_1 com $V_L = 380 \text{ V}$ e $V_0 = 400 \text{ V}$ é apresentada a seguir, sendo que não são apresentadas as partes relativas à seleção e saída de variáveis para os conversores D/A.

```
.include f2407.h
                                                          .bss
                                                                 ErrolgANT,1
                                                                 TDref.1
                                                          bss
;Definicao de Constantes
                                                          .bss
                                                                 IDrefSAT,1
                                                          .bss
stk_len
              .set 200
                                                                 IDrefI,1
                                                          .bss
pwm_half_per .set
                      1984
                                                          .bss
                                                                 IDrefIANT.1
         .set
.set
pwm_duty
                      992
                                                          .bss
                                                                 ErroV,1
table_len
                     168
                                                                 ErroVANT,1
                                                          .bss
                                                                 Voref,1
;Definição de variaveis e secoes
                                                                 Vorefnom, 1
                                                          .bss
                                                          .bss
                                                                 IDrefF,1
       .bss temp,1
                                                          .bss
                                                                 IDrefFANT,1
       .bss
               SincA,1
       .bss
               SincB,1
                                                                 K2I,1
                                                          .bss
                                                                 K1F,1
              SincC.1
       .bss
                                                          .bss
       .bss
              SincA_ant,1
                                                          .bss
                                                                 K2F,1
               setor,1
                                                                 K1V,1
       .bss
       .bss
               Dd,1
                                                          .bss
                                                                 K2V,1
                                                          .bss
                                                                 KARWV.1
       .bss
               Dq,1
                                                                 KARWI.1
       .bss
               Ddnom.1
                                                          .bss
               Dqnom, 1
                                                                 IDrefSATANT,1
       .bss
               Ddlinha,1
                                                                 DqlinhaSAT,1
       .bss
                                                          .bss
       .bss
               Dqlinha,1
                                                          .bss
                                                                 Umquarto,1
                                                          .bss
       .bss
               DA,1
                                                                 soma_A,1
       .bss
               DB,1
                                                          .bss
                                                                 media_A,1
               DC,1
       .bss
                                                                 soma_B,1
               Dalfa,1
                                                                 media_B,1
       .bss
                                                          .bss
              Dbeta,1
                                                                 soma_C,1
       .bss
                                                          .bss
       .bss
               escala,1
                                                          .bss
                                                                 media_C,1
       .bss
               KD_1,1
                                                          .bss
                                                                 soma_VO,1
       .bss
               KD_2,1
                                                          .bss
                                                                 Vomed,1
               KD_3,1
                                                          .bss
                                                                 Kmed.1
       . bss
       .bss
               pcos,1
                                                          .bss
                                                                 Inibe,1
       .bss
              psen,1
                                                          .bss
                                                                 Vmin,1
               pcosp120,1
       .bss
                                                          .bss
                                                                 Vmedio,1
              pcosm120,1
                                                                 Vmin1,1
       .bss
                                                          .bss
              psenp120,1
                                                                 histerese,1
       . bss
                                                          .bss
       .bss
               psenm120,1
                                                          .bss
                                                                 Vmax,1
       .bss
               IA,1
                                                          .bss
                                                                 Vmax1,1
       .bss
               IA1,1
                                                          .bss
                                                                 histerese2,1
       .bss
               IB,1
                                                          .bss
                                                                 temporizador,1
       .bss
               IB1,1
                                                          .bss
                                                                 Ddsoft,1
       .bss
               IC,1
                                                          .bss
                                                                 Dqsoft,1
       .bss
               IC1,1
                                                          .bss
                                                                sincronismo,1
               VO.1
                                                          .bss fator,1
       .bss
                                                                 .usect "stack", stk_len
       .bss
               VO1,1
                                                  stk
       .bss
               ID,1
               IQ,1
                                                  ¡Tabela dos vetores de interrupcao
               XA2,1
       .bss
              Sel,1
                                                        .sect "vectors"
       .bss
       .bss
               Kdesacopl,1
       .bss
               DdlinhaIANT,1
                                                  int1:
                                                                        adc_isr
               DqlinhaIANT,1
                                                  int2:
                                                                В
                                                                        int2
       .bss
                                                                В
                                                  int3:
       .bss
              DdlinhaP.1
                                                                        int.3
                                                                B
B
       .bss
              DdlinhaI,1
                                                  int4:
                                                                        int4
       .bss
               DqlinhaP,1
                                                  int5:
                                                                        int5
       .bss
             DqlinhaI,1
                                                  int6:
                                                                        int6
                                                                B
B
       .bss
              ErroId,1
                                                  int7:
                                                                         int7
                                                  int8:
       .bss
              ErroIa,1
                                                                         int8
       .bss
              ErroIdANT,1
                                                  int9:
                                                                         int9
```

```
int10:
             В
                     int10
                                                       SPLK
                                                              #0, Dalfa
int11:
                    int11
                                                       LDP
                                                              #Dbeta
            В
            B
B
int12:
                     int12
                                                       SPLK
                                                              #0, Dbeta
int13:
                     int13
                                                       LDP
                                                              #escala
int14:
            В
                     int14
                                                       SPLK
                                                              #7936,escala
int15:
             В
                                                              #Kdesacopl
                     int15
                                                       LDP
            В
int16:
                     int16
                                                       SPLK
                                                              #2666, Kdesacopl
int17:
            В
                                                       TIDP
                                                              #sincronismo
                     int17
int.18:
             В
                     int.18
                                                       SPLK
                                                              #0,sincronismo
int19:
            В
                    int19
                                                       LDP
                                                              #pcos
int20:
             В
                                                       SPLK
                                                              TABELA, pcos
                     int20
            В
int.21:
                                                       LDP
                     int.21
                                                              #psen
            В
int22:
                     int22
                                                       SPLK
                                                              (TABELA+126),psen
int23:
             В
                     int23
                                                       LDP
                                                              #pcosp120
            В
int24:
                     int24
                                                       SPLK
                                                              (TABELA+56),pcosp120
            B
B
int25:
                                                       LDP
                     int25
                                                              #psenp120
                                                              (TABELA+14),psenp120
int26:
                     int26
                                                       SPLK
int27:
            В
                    int27
                                                       LDP
                                                              #pcosm120
int28:
             В
                     int28
                                                       SPLK
                                                              (TABELA+112),pcosm120
            В
int29:
                    int29
                                                       LDP
                                                              #psenm120
            В
                                                       SPLK
                                                              (TABELA+70),psenm120
int.30:
                     int30
int31:
             В
                     int31
                                                       LDP
                                                              #IA
                                                       SPLK
LDP
; Rotina principal
                                                              #IA1
                                                       SPLK
                                                              #0.IA1
TIDP
                                                              #IB
start:
                                                       SPLK
                                                              #0,IB
                                                       LDP
                                                              #IB1
; atribuição de valores
                                                       SPLK
                                                              #0,IB1
TIDD
                                                              #IC
      LDP
              #SincA
                                                       SPLK
                                                              #0,IC
       SPLK
              #1h, SincA
                                                       LDP
                                                              #IC1
              #SincB
                                                       SPLK
      LDP
                                                              #0,IC1
       SPLK
              #1h, SincB
                                                       LDP
                                                              #VO
       LDP
              #SincC
                                                       SPLK
                                                              #0, VO
       SPLK
              #1h, SincC
                                                       LDP
                                                              #VO1
       LDP
              #SincA_ant
                                                       SPLK
                                                              #0, VO1
              #0h, SincA_ant
       SPLK
                                                       TIDP
                                                              #TD
       LDP
              #setor
                                                       SPLK
                                                              #0,ID
       SPLK
              #1h, setor
                                                       LDP
                                                              #IQ
       LDP
              #Dd
                                                       SPLK
                                                              #0,IQ
       SPLK
              #8492, Dd
                                                       LDP
                                                              #XA2
                                                       SPLK
                                                              #0. XA2
       LDP
              #Dq
       SPLK
              #1127, Dq
                                                       LDP
                                                              #Sel
       LDP
                                                       SPLK
                                                              #0, Sel
              #Ddsoft
       SPLK
              #12435, Ddsoft
                                                       LDP
                                                              #DdlinhaIANT
       LDP
              #Dasoft
                                                       SPLK
                                                              #0, DdlinhaIANT
       SPLK
              #133, Dqsoft
                                                       LDP
                                                              #DqlinhaIANT
       LDP
              #Ddnom
                                                       SPLK
                                                              #0, DqlinhaP
       SPLK
              #8492, Ddnom
                                                       LDP
                                                              #DqlinhaP
       LDP
              #Dqnom
                                                       SPLK
                                                              #0, DglinhaI
                                                              #DqlinhaI
       SPLK
              #1127, Dqnom
                                                       LDP
       LDP
              #Ddlinha
                                                       SPLK
                                                              #0, DqlinhaIANT
              #8492, Ddlinha
       SPLK
                                                       LDP
                                                              #ErroId
       LDP
              #DdlinhaP
                                                       SPLK
                                                              #0, Errold
       SPLK
              #0. DdlinhaP
                                                       LDP
                                                              #ErroIq
       LDP
              #DdlinhaI
                                                       SPLK
                                                              #0, Errolq
       SPLK
              #8492, DdlinhaI
                                                       LDP
                                                              #ErroIdANT
       LDP
              #Dqlinha
                                                       SPLK
                                                              #0, ErroldANT
       SPLK
              #0, Dqlinha
                                                       LDP
                                                              #ErroIgANT
       LDP
              #KD 1
                                                       SPLK
                                                              #0, ErrolqANT
       SPLK
              #20066, KD_1
                                                       LDP
                                                              #IDref
       LDP
              #KD_2
                                                       SPLK
                                                              #0, IDref
       SPLK
              #23170, KD_2
                                                       LDP
                                                              #IDrefIANT
                                                              #0, IDrefIANT
       LDP
              #KD 3
                                                       SPLK
       SPLK
              #11585, KD_3
                                                       LDP
                                                              #IDrefI
       LDP
              #KD_4
                                                       SPLK
                                                              #0, IDrefI
       SPLK
              #26755, KD 4
                                                       LDP
                                                              #IDrefP
                                                       SPLK
       LDP
              #DA
                                                              #0, IDrefP
       SPLK
              #0, DA
                                                       LDP
                                                              #IDrefSAT
       LDP
              #DB
                                                       SPLK
                                                              #0, IDrefSAT
       SPLK
              #0, DB
                                                       LDP
                                                              #ErroV
       T-DP
              #DC
                                                       SPLK
                                                              #0, ErroV
              #0, DC
       SPLK
                                                       LDP
                                                              #ErroVANT
       LDP
              #Dalfa
                                                       SPLK
                                                              #0, ErroVANT
```

LDP SPLK	#Voref #22012, Voref	LDP #DP_PF1 SPLK #11101000b, WDCR
LDP	#Vorefnom	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
SPLK	#28768, Vorefnom	Configura os regs. de controle do sist.
LDP	#Vmedio	;
SPLK	#24658, Vmedio	LDP #DP_PF1
LDP	#Vmin	SPLK #000000011111101b, SCSR1
SPLK	#18986, Vmin	SPLK #00000001111101B, SCSR1 SPLK #00000000001111b, SCSR2
LDP	#Vmin1	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
		•
SPLK	#17437, Vmin1	Configura a pilha
LDP	#histerese	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
SPLK	#0, histerese	LAR AR1, #stk
LDP	#Vmax	MAR *, AR1
SPLK	#32056, Vmax	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#Vmax1	Configura as interrupcoes do nucleo
SPLK	#30822, Vmax1	; ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#histerese2	LDP #0h
SPLK	#0, histerese2	SPLK #111111b, IFR
LDP	#fator	SPLK #000001b,IMR
SPLK	#1,fator	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#IDrefF	Configura os pinos de I/O
SPLK	#0, IDrefF	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#IDrefFANT	LDP #DP_PF2
SPLK	#1DIEIFANT #0, IDrefFANT	SPLK #0000000000000b,MCRA
LDP	#K1I #10020 V1T	
SPLK	#19939, K1I	SPLK #00000000101010b,MCRC
LDP	#K2I	; ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
SPLK	#8323, K2I	Configura os pinos do IOPA como saida;
LDP	#K1F	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
SPLK	#27099, K1F	LDP #DP_PF2
LDP	#K2F	LACC PADATDIR
SPLK	#5669, K2F	OR #111111100000000b
LDP	#K1V	SACL PADATDIR
SPLK	#29196, K1V	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#K2V	Configura os pinos do IOPB como saida
SPLK	#21561, K2V	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#KARWV	LDP #DP_PF2
SPLK	#16384, KARWV	LACC PBDATDIR
LDP	#KARWI	
SPLK	#3277, KARWI	SACL PBDATDIR
LDP	#IDrefSATANT	
SPLK	#0, IDrefSATANT	Configura os pinos do IOPC como saida
LDP	#DqlinhaSAT	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
SPLK	#0, DqlinhaSAT	LDP #DP_PF2
LDP	#Umquarto	LACC PCDATDIR
SPLK	#8193,Umquarto	OR #111111100000000b
LDP	#temporizador	SACL PCDATDIR
SPLK	#0,temporizador	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#soma_A	Configura pino IOPE7 como saída
SPLK	#0, soma_A	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#media_A	LDP #DP_PF2
SPLK	#16384, media_A	LACC PEDATDIR
LDP	#soma_B	OR #10000001000000b
SPLK	#0, soma_B	SACL PEDATDIR
LDP	#media B	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
SPLK	#16384, media B	;Configura pinos IOPF 0-6 como entrada
LDP	#soma_C	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
	_	•
SPLK	#0, soma_C	LDP #DP_PF2
LDP	#media_C	LACC PFDATDIR
SPLK	#16384, media_C	AND #100000011111111b
LDP	#soma_VO	SACL PFDATDIR
SPLK	#0, soma_VO	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#Vomed	Configura o ADC
SPLK	#0, Vomed	;~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
LDP	#Kmed	LDP #DP_PF2
SPLK	#195,Kmed	SPLK #01000000000000b, ADCTF
LDP	#Inibe	SPLK #0000000000011b,
	#666, Inibe	MAX_CONV
		_
SPLK	#TABELA	SPLK #0011001000010000b,
LDP	AR5, #TABELA	CHSELSEQ1
LDP LAR		SPLK #00100000010000b, ADCTF
LDP LAR LAR	AR6, #1h	
LDP LAR LAR LAR	AR7, #(TABELA+126)	SPLK #110001100000010b, ADCTR
LDP LAR LAR LAR		SPLK #110001100000010b, ADCTF

```
LDP
             #DP_EVB
                                                      LDP
                                                             #VO
             #0000h, T3CON
      SPLK
                                                      SACH
                                                             VO
      SPLK
             #0000h, T3CNT
                                                      T-ACC
                                                             #0
              #pwm_half_per, T3PR
                                                             #DP PF2
      SPLK
                                                      LDP
      SPLK
              #0000h, DBTCONB
                                                      LACC
                                                             RESULT2,15
              #0, CMPR4
      SPLK
                                                      LDP
                                                             #IC
             #0, CMPR5
      SPLK
                                                      SACH
                                                             IC
             #0, CMPR6
      SPLK
                                                      LACC
                                                             #0
              #000000010000000b, GPTCONB
      SPLK
                                                      LDP
                                                             #DP_PF2
             #000000100010001b, ACTRB
                                                      LACC
                                                             RESULT1,15
      SPLK
             #1010001000000000b, COMCONB
#1000100001000100b, T3CON
      SPLK
                                                      LDP
                                                             #IB
                                                      SACH
      SPLK
                                                             IB
                                                      LACC
                                                             #0
                                                      LDP
                                                             #DP_PF2
Configura as interrupcoes dos EVMs
                                                      LACC
                                                             RESULTO, 15
                                                      LDP
      LDP
             #DP EVA
                                                             #IA
      SPLK
             #0FFFFh, EVAIFRA
                                                      SACH
                                                             ΙA
      SPLK
            #0FFFFh, EVAIFRB
                                               ;reset ADC SEQ1 para o estado CONV00
      SPLK
             #0FFFFh, EVAIFRC
                                                      LDP
                                                             #DP_PF2
      SPLK
             #00000h, EVAIMRA
                                                      LACC
                                                             ADCTRL2
                                                             #4000h
      SPLK
             #00000h, EVAIMRB
                                                      OR
      SPLK
             #00000h, EVAIMRC
                                                      SACL
                                                             ADCTRL2
      LDP
             #DP_EVB
                                               ;media da tensao de saida
      SPLK
             #0FFFFh, EVBIFRA
                                                      SETC
                                                             SXM
             #0FFFFh, EVBIFRB
                                                      SETC
                                                             OVM
      SPLK
      SPLK
             #0FFFFh, EVBIFRC
                                                      SPM
                                                             1
      SPLK
             #00000h, EVBIMRA
                                                      LACC
                                                             #0
      SPLK
             #00000h, EVBIMRB
                                                      MPY
      SPLK
             #00000h, EVBIMRC
                                                      LDP
                                                             #VO
; atualiza os PWMs DA, DB e DC =0
                                                      LT
                                                             VO
      LDP
             #DA
                                                      LDP
                                                             #Kmed
      LACC
             DA
                                                      MPY
                                                             Kmed
             #DP EVB
                                                      APAC
      LDP
      SACL
                                                      LDP
             CMPR4
                                                             #soma_VO
      LDP
             #DB
                                                      ADD
                                                             soma_VO,16
                                                             soma_VO
      LACC
                                                      SACH
             DB
      LDP
             #DP_EVB
                                               ; partida suave de tensao
      SACT
             CMPR5
                                                      TIDD
                                                             #Voref
      LDP
             #DC
                                                      LACC
                                                             Voref
      LACC
             DC
                                                      ADD
                                                             #1
      LDP
             #DP EVB
                                                      SACL
                                                             Voref
      SACL
                                                      MAR
            CMPR6
                                                             *,AR4
                                                             AR4.Voref
T.AR
;Habilita interrupcoes globais
                                                      LDP
                                                             #Vorefnom
                                                             AR0, Vorefnom
                                                      LAR
    CLRC INTM
                                                      CMPR
BCND
;Laco principal
                                                             nlimita, NTC
                                                             Vorefnom
                                                      LACC
Loop: NOP
                                                      LDP
                                                             #Voref
  В
                                                      SACL
                                                             Voref
            loop
nlimita:
                                               ;proteção de tensão minima na malha V
;Rotina de tratamneto da interrupcao ADC
                                                     MAR
                                                             *,AR4
                                                      LDP
                                                             #VO
adc isr:
                                                             AR4,VO
;salva contexto
                                                      LAR
             *,AR1
      MAR
                                                      LDP
                                                             #Vmin
                                                      LAR
                                                             AR0,Vmin
      MAR
      SST
             #1, *+
                                                      CMPR
             #0, *+
      SST
                                                      BCND
                                                             nreiniciamv, NTC
      SACH
             *+
                                                      LACC
                                                             #0
      SACL
             *+
                                                      LDP
                                                             #VO
             AR2, *+
      SAR
                                                      LACC
                                                             VO
             AR0, *+
                                                      LDP
                                                             #Voref
      SAR
             AR3, *+
      SAR
                                                      SACL
                                                             Voref
             AR4, *+
      SAR
                                                      LDP
                                                             #ID
;limpa o INT_FLAG_SEQ1 e le o ADC
                                                      LACC
                                                             ID
      CLR
             CSXM
                                                      LDP
                                                             #IDrefIANT
             #DP_PF2
                                                      SACL
                                                             IDrefIANT
      LDP
      LACC
             ADCTRL2
                                                      LDP
                                                             #IDrefFANT
      SACL
             ADCTRL2
                                                      SACL
                                                             IDrefFANT
;armazena variáveis lidas no AD
                                                      LDP
                                                             #IDrefSATANT
      TACC
                                                      SACT
                                                             IDrefSATANT
             #0
              #DP_PF2
      LDP
                                               nreiniciamv:
      LACC
             RESULT3,15
                                               ;teste de sincronismo - passagem por zero
```

	LDP	#sincronismo		SPLK	#0,soma_VO
	SPLK	#0,sincronismo		LDP	#Vomed
;SincC				SACL	Vomed
	LDP	#DP_PF2	;comuta	acao de	controle na malha de tensao
	LACC	PFDATDIR		MAR	*,AR4
	RPT	#5		LDP	#temporizador
	ROR			LAR	AR4,temporizador
	AND	#000000000000001b		LAR	AR0,#94
	MAR	*, AR4		CMPR	0
	LDP	#SincC		BCND	nresetamv, NTC
	SACL	SincC		LACC	#0
;SincB				LDP	#VO
	LDP	#DP_PF2		LACC	VO
	LACC	PFDATDIR		LDP	#Voref
	RPT	#4		SACL	Voref
	ROR			LDP	#ID
	AND	#000000000000001b		LACC	ID
	MAR	*, AR4		LDP	#IDrefIANT
	LDP	#SincB		SACL	IDrefIANT
	SACL	SincB		LDP	#IDrefFANT
;SincA				SACL	IDrefFANT
	LDP	#DP_PF2		LDP	
	LACC	PFDATDIR		SACL	IDrefSATANT
	RPT	#3	nreseta	amv:	-
	ROR				ompensador de tensão
	AND	#000000000000001b		SETC	SXM
	MAR	*, AR4		SETC	OVM
	LDP	#SincA		SPM	1
	SACL	SincA	;erro d	de tensã	
	LAR	AR4, SincA	70110	LACC	#0
	LDP	#SincA ant		LDP	#Voref
	LAR	ARO, SincA_ant		LACC	Voref,16
	CMPR	2		LDP	#Vomed
	BCND	continua3, NTC		SUB	Vomed, 16
	LDP	#sincronismo		LDP	#ErroV
	SPLK	#1,sincronismo		SACH	ErroV
			· TDmof		
	LDP	#TABELA	, inter	propor	
	LAR	AR5, #TABELA		LACC	#0
	LAR	AR6, #1h		MPY	#0
	LAR	AR7, #(TABELA+126)		LDP	#K1V
	LDP	#pcos		LT	K1V
	SPLK	TABELA, pcos		LDP	#ErroV
	LDP	#psen		MPY	ErroV
	SPLK	(TABELA+126),psen		APAC	
	LDP	#pcosp120		APAC	
	SPLK	(TABELA+56),pcosp120		LDP	#IDrefP
	LDP	#psenp120		SACH	IDrefP
	SPLK	(TABELA+14),psenp120	; IDrei	integr	
	LDP	#pcosm120		LACC	#0
	SPLK	(TABELA+112),pcosm120		MPY	#0
	LDP	#psenm120		LDP	#K2V
	SPLK	(TABELA+70),psenm120		LT	K2V
;contag				LDP	#ErroV
	MAR	*, AR4		MPY	ErroV
	LDP	#VO		APAC	
	LAR	AR4,VO		LDP	#IDrefIANT
	LDP	#Vmin		ADD	IDrefIANT,16
	LAR	AR0,Vmin		LDP	#IDrefI
	CMPR	2		SACH	IDrefI
	BCND	nconta, NTC	;IDref	(total)	
	LDP	#temporizador		LDP	#IDrefP
	LACC	temporizador		ADDIDre	efP,16
	ADD	#1		LDP	#IDref
	SACL	temporizador		SACH	IDref
nconta	•		;atuali	za IDre	ef integral anterior
	MAR	*,AR4		LACC	#0
	LAR	AR4,temporizador		LDP	#IDrefI
	LAR	ARO,#100		LACC	IDrefI
	CMPR	2		LDP	#IDrefIANT
	BCND	nlimconta, NTC		SACL	IDrefIANT
	SPLK	#100,temporizador	;limita		IDref (saturação)
nlimcor		• •		LACC	#0
		a da tensao		LDP	#IDref
	LDP	#soma_VO		LACC	IDref
	LACC	soma_VO		LDP	#IDrefSAT
				-	#

```
SACL
                IDrefSAT
                                                      iΒ
                                                              MPY
        MAR
                *,AR4
                                                                      #0
        LDP
                #IDref
                                                              LDP
                                                                      #TB
                AR4,IDref
                                                              LT
        LAR
                                                                      ΙB
        LAR
                AR0,#32767
                                                              LDP
                                                                       #Kmed
        CMPR
                                                              MPY
                                                                      Kmed
        BCND
                nsatura, NTC
                                                              APAC
                #IDrefSAT
        LDP
                                                              TIDP
                                                                      #soma_B
        SPLK
                #0, IDrefSAT
                                                              ADD
                                                                      soma_B,16
nsatura:
                                                              SACH
                                                                      soma_B
reset das medias de corrente
                                                              LACC
                                                                      #0
       LDP
                #soma A
                                                              LDP
                                                                      #IB
        LACC
                                                              LACC
                soma_A
                                                                      ΙB
        SPLK
                #0,soma_A
                                                              LDP
                                                                       #media_B
                                                                      media_B
        LDP
                #media_A
                                                              SUB
        SACL
                media_A
                                                              LDP
                                                                      #IB
;Limites de Média A
                                                              SACL
                                                                      ΙB
       MAR
                *,AR4
                                                      ; C
        LAR
                AR4,media_A
                                                              MPY
                                                                      #0
        LAR
                AR0,#26215
                                                              LDP
                                                                      #IC
                                                              LT
        CMPR
                                                                      IC
                2
        BCND
                nlimmedA, NTC
                                                              LDP
                                                                       #Kmed
        SPLK
                #16384,media_A
                                                              MPY
                                                                      Kmed
                                                              APAC
nlimmedA:
                                                              LDP
                                                                      #soma_C
        TIDP
                #soma B
                                                                      soma_C,16
        LACC
                soma_B
                                                              ADD
        SPLK
                #0,soma_B
                                                              SACH
                                                                      soma_C
                #media_B
        LDP
                                                              LACC
                media_B
        SACL
                                                              LDP
                                                                      #IC
;Limites de Média B
                                                              LACC
                                                                      TC
        MAR
                *,AR4
                                                              LDP
                                                                       #media_C
        LAR
                AR4, media_B
                                                              SUB
                                                                      media_C
        LAR
                AR0, #26215
                                                              LDP
                                                                      #IC
        CMPR
                                                              SACL
                2
                                                                      IC.
                nlimmedB, NTC
        BCND
                                                      ; calculo de ID e IQ (transformação direta)
        SPLK
                #16384,media_B
                                                              SETC
                                                                      SXM
nlimmedB:
                                                              SETC
                                                                      OVM
       TIDP
                #soma_C
                                                              SPM
                                                                      1
        LACC
                soma_C
                                                      ; calculo de ID
        SPLK
                #0,soma_C
                                                              MPY
                                                                      #0
        LDP
                #media_C
                                                              LACC
        SACL
                media_C
                                                              MAR
                                                                       *, AR4
;Limites de Média C
                                                              TIDP
                                                                       #pcos
        MAR
                *,AR4
                                                              LAR
                                                                      AR4,pcos
        LAR
                AR4, media_C
                                                              LT
        LAR
                AR0,#26215
                                                              LDP
                                                                      #IA
        CMPR
                                                              MPY
                                                                      ΙA
                nlimmedC, NTC
        BCND
                                                              APAC
        SPLK
                #16384,media_C
                                                              LDP
                                                                       #pcosp120
nlimmedC:
                                                              LAR
                                                                      AR4,pcosp120
continua3:
                                                              _{
m LT}
                #SincA_ant
        LDP
                                                              SAR
                                                                      AR4,pcosp120
        SACL
                SincA_ant
                                                              LDP
                                                                      #IB
; retirar offset das correntes
                                                              MPY
                                                                       ΙB
        SETC
                                                              APAC
                SXM
        SETC
                OVM
                                                              LDP
                                                                      #pcosm120
        SPM
                1
                                                              LAR
                                                                      AR4,pcosm120
        LACC
                #0
                                                              _{
m LT}
; A
                                                              SAR
                                                                      AR4,
        MPY
                                                              LDP
                #0
                                                                      #IC
        LDP
                #IA
                                                              MPY
                                                                      IC
        LT
                ΙA
                                                              APAC
        LDP
                                                              LDP
                #Kmed
                                                                       #KD_4
        MPY
                Kmed
                                                              LT
                                                                      KD 4
        APAC
                                                              LDP
                                                                      #ID
        LDP
                #soma_A
                                                              SACH
                                                                      ID
        ADD
                soma_A,16
                                                              LACC
                                                                      #0
                soma_A
        SACH
                                                              MPY
                                                                      ID
        LACC
                #0
                                                              APAC
        LDP
                #IA
                                                              SACH
                                                                      ID
        LACC
                ΙA
                                                      ; calculo de IQ
                #media_A
                                                              MPY
        LDP
                media_A
        SUB
                                                              TACC
                                                                       #0
                                                                       *, AR4
        LDP
                #IA
                                                              MAR
        SACL
                ΙA
                                                              LDP
                                                                       #psen
```

	LAR	AR4, psen	LDP	#Kdesacopl
	LT	*	LT	Kdesacopl
	LDP	#IA	MPY	ID
	MPY	IA	SPAC LDP	#D~
	APAC LDP	#psenp120	ADD	#Dq Dq,16
	LAR	AR4,psenp120	LDP	#DqlinhaIANT
	LT	*+	SACH	DqlinhaIANT
	SAR	AR4,psenp120	nresetami:	Dqrrmarmi
	LDP	#IB		ompensador de corrente
	MPY	IB	; D	
	APAC		; Errio ID	
	LDP	#psenm120	LACC	#0
	LAR	AR4,psenm120	LDP	#IDrefF
	LT	*+	LACC	IDrefF,16
	SAR	AR4,psenm120	LDP	#ID
	LDP	#IC	SUB	ID,16
	MPY	IC	LDP	#ErroId
	APAC		SACH	Errold
	LDP	#KD_4	; Ddlinha prop	
	LT	KD_4	LACC	#0
	LDP	#IQ	LDP	#K1I
	SACH LACC	IQ #0	LT	K1I ErroId
	MPY	#0 IO	MPY SPAC	Elloid
	APAC	1Q	SPAC	
	SAC	IO	LDP	#DdlinhaP
;cálcul		ltro de referência	SACH	DdlinhaP
realeas	LACC	#0	; Ddlinha Int	
	SPM	1	LACC	#0
	SETC	SXM	LDP	#K2I
	LDP	#IDrefFANT	LT	K2I
	LT	IDrefFANT	MPY	ErroId
	MPY	K1F	SPAC	
	APAC		LDP	#DdlinhaIANT
	LDP	#IDrefSATANT	ADD	DdlinhaIANT,16
	LT	IDrefSATANT	LDP	#DdlinhaI
	MPY	K2F	SACH	DdlinhaI
	APAC			inha integral anterior
	LDP	#IDrefF	LDP	#DdlinhaIANT
	SACH	IDrefF	SACH	DdlinhaIANT
;atuali		fSAT anterior	; Ddlinha (tot	
	LACC	#0 #ID====================================		#DdlinhaP
	LDP LACC	#IDrefSAT IDrefSAT	ADD LDP	DdlinhaP,16 #Ddlinha
	LDP	#IDrefSATANT	SACH	Ddlinha
	SACL	IDrefSATANT	;Q	Darrina
; atual		ef filtrado anterior	; erro IQ	
, acaa	LACC	#0	LACC	#0
	LDP	#IDrefF	LDP	#IQ
	LACC	IDrefF	SUB	IQ,16
	LDP	#IDrefFANT	LDP	#ErroIq
	SACL	IDrefFANT	SACH	ErroIq
;comuta	acao de	controle nas malhas I	; Dqlinha prop	porcional
	MAR	*,AR4	LACC	#0
	LDP	#temporizador	LDP	#K1I
	LAR	AR4,temporizador	$_{ m LT}$	K1I
	LAR	AR0,#94	MPY	ErroIq
	CMPR	0	SPAC	
	BCND	nresetami, NTC	SPAC	
	LDP	#ID	LDP	#DqlinhaP
	LACC	ID	SACH	DqlinhaP
	LDP	#IDrefF	; Dqlinha Inte	_
;acopla	SACL	IDrefF	LACC LDP	#0 #K2I
, acopic	LACC	#0	LT	K2I
	LDP	#Kdesacopl	MPY	ErroIq
	LT	Kdesacopi	SPAC	
	MPY	IQ	LDP	#DqlinhaIANT
	APAC	~	ADD	DqlinhaIANT,16
	LDP	#Dd	LDP	#DqlinhaI
	ADD	Dd,16	SACH	DqlinhaI
	LDP	#DdlinhaIANT		inha integral anterior
	SACH	DdlinhaIANT	LDP	#DqlinhaIANT
	LACC	#0	SACH	DqlinhaIANT

```
; Dqlinha (total)
                                                     nincDq:
                                                            LDP
                                                                     #Dqsoft
       LDP
               #DqlinhaP
               DqlinhaP,16
       ADD
                                                             LACC
                                                                     Dqsoft
               #Dqlinha
       TIDP
                                                             LDP
                                                                     #Dq
       SACH
               Dqlinha
                                                             SACL
                                                                     Dq
;limitação de Dqlinha (saturação)
                                                     ndecDs:
       LACC
               #0
                                                     ; cálculo de Dalfa e Dbeta
       LDP
                #Dqlinha
                                                             SETC
                                                                     SXM
       LACC
               Dqlinha
                                                             SETC
                                                                     OVM
       LDP
                #DqlinhaSAT
                                                             SPM
        SACL
               DqlinhaSAT
                                                     ; calculo de Dalfa
                *,AR4
       MAR
                                                            MPY
                                                                     #0
                #Dqlinha
       LDP
                                                             LACC
                                                                     #0
       LAR
               AR4,Dqlinha
                                                             MAR
                                                                     *, AR4
               AR0, #32767
       LAR
                                                             LDP
                                                                     #pcos
       CMPR
                                                             LAR
                                                                     AR4,pcos
               2
       BCND
                                                             LT
               nsaturalq, NTC
       LAR
               AR0,#60622
                                                             LDP
                                                                     #Dd
        CMPR
                                                             MPY
                                                                     Dd
       BCND
               nsaturaIq, NTC
                                                             APAC
                #DqlinhaSAT
                                                             LDP
       LDP
                                                                     #psen
       SPLK
                #60622, DqlinhaSAT
                                                             LAR
                                                                     AR4,psen
nsaturaIq:
                                                             _{
m LT}
;desacoplamento
                                                             LDP
                                                                     #Dq
       TACC
                                                             MPY
                                                                     Dσ
                #Kdesacopl
       LDP
                                                             APAC
       LT
               Kdesacopl
                                                             LDP
                                                                     #Dalfa
       MPY
               ΙQ
                                                             SACH
                                                                     Dalfa
       SPAC
                                                     ; cálculo de Dbeta
                #Ddlinha
       TIDP
                                                            MPY
                                                                     #0
        ADD
               Ddlinha,16
                                                             LACC
                                                                     #0
       LDP
                #Dd
                                                             LDP
                                                                     #pcos
       SACH
               Dd
                                                             LAR
                                                                     AR4,pcos
       LACC
                                                             LT
                #0
                                                                     *+
       LDP
                #Kdesacopl
                                                             SAR
                                                                     AR4,pcos
       LT
                Kdesacopl
                                                             LDP
                                                                     #Dq
       MPY
                                                             MPY
                                                                     Dq
       APAC
                                                             APAC
       LDP
                #DqlinhaSAT
                                                             TIDP
                                                                     #psen
       ADD
               DqlinhaSAT,16
                                                             LAR
                                                                     AR4,psen
       LDP
                #Dq
                                                             LT
       SACH
                                                             SAR
                                                                     AR4,psen
               Dq
                                                             TIDP
;soft start de razao ciclica
                                                                     PU#
       CLRC
                                                             MPY
                                                                     Dd
        CLRC
                SXM
                                                             SPAC
       MAR
                *,AR4
                                                             LDP
                                                                     #Dbeta
       LDP
                #temporizador
                                                             SACH
                                                                     Dbeta
       LAR
               AR4, temporizador
                                                     ; testa fim da tabela e reset do psen
       LAR
               AR0,#95
                                                             MAR
                                                                     *,AR4
        CMPR
                                                             LDP
                                                                     #psen
       BCND
               ndecDs, NTC
                                                             LAR
                                                                     AR4,psen
       LACC
                                                             LDP
                                                                     #TABELA
                #0
       LDP
                #Ddsoft
                                                             LAR
                                                                     AR0,#(TABELA+table_len-1)
       LACC
               Ddsoft
                                                             CMPR
       LDP
                #fator
                                                             BCND
                                                                     continua4, NTC
       SUB
               fator
                                                             LDP
                                                                     #psen
        SACL
               Ddsoft
                                                             SPLK
                                                                     TABELA, psen
       LDP
                #Dd
                                                     continua4:
       SACL
               Dd
                                                     ; testa fim da tabela e reset do pcosseno
       LACC
                #0
                                                             LDP
                                                                     #pcos
       TIDP
                #fator
                                                             LAR
                                                                     AR4,pcos
       LACC
                fator
                                                             CMPR
        CMPL
                                                             BCND
                                                                     continua5, NTC
                #0000000000000001b
       AND
                                                             LDP
                                                                     #pcos
                                                                     TABELA, pcos
       SACL
                fator
                                                             SPLK
       LDP
                #sincronismo
                                                     continua5:
       LAR
               AR4, sincronismo
                                                     ; testa fim da tabela e reset do pcosp120
       LAR
               AR0,#1
                                                             LDP
                                                                     #pcosp120
       CMPR
                                                             LAR
                                                                     AR4,pcosp120
               nincDq, NTC
        BCND
                                                             CMPR
       LACC
                                                             BCND
                                                                     continua6, NTC
       LDP
                #Dqsoft
                                                             LDP
                                                                     #pcosp120
       TACC
                                                             SPLK
                                                                     TABELA,pcosp120
               Dasoft
       ADD
                #1
                                                     continua6:
       SACL
               Dqsoft
                                                     ; testa fim da tabela e reset do pcosm120
```

```
LDP
                #pcosm120
                                                      ;setor1
        LAR
                AR4,pcosm120
                                                      setor_1:
        CMPR
                2
                                                              L'DE
                                                                      #setor
                continua7, NTC
        BCND
                                                              SPLK
                                                                      #1h, setor
        LDP
                #pcosm120
                                                      ;cálculo DA, DB e DC para o setor 1
        SPLK
                TABELA,pcosm120
                                                      ;DA
continua7:
; testa fim da tabela e reset psenp120
                                                              TACC
                                                                      #0
        LDP
                #psenp120
                                                              LDP
                                                                      #KD_1
        LAR
                AR4,psenp120
                                                              LT
                                                                      KD_1
        CMPR
                2
                                                              MPY
                                                                      Dalfa
        BCND
                continua8, NTC
                                                              SPAC
                                                                      #KD_3
        LDP
                #psenp120
                                                              LDP
        SPLK
                TABELA, psenp120
                                                              LT
                                                                      KD_3
                                                              MPY
continua8:
                                                                      Dbeta
; testa fim da tabela e reset do psenm120
                                                              SPAC
                #psenm120
                                                              LDP
                                                                      #DA
       LDP
        LAR
                AR4,psenm120
                                                              SACH
                                                                      DA
        CMPR
                                                      ; DB
                continua9, NTC
        BCND
                                                              LACC
                                                                      #0
                #psenm120
                                                              LDP
                                                                      #KD 2
        LDP
        SPLK
                TABELA,psenm120
                                                              LT
                                                                      KD_2
continua9:
                                                              MPY
                                                                      Dbeta
;definição dos setores -> testes com AR6
                                                              SPAC
                                                              LDP
                                                                      #DB
;teste setor 1
                *,AR6
       MAR
                                                              SACH
                                                                      DB
        LAR
                AR0,#28
                                                      ; DC
                                                              LACC
        CMPR
        BCND
                setor_1, NTC
                                                              LDP
                                                                      #DC
;teste setor 2
                                                              SACL
                                                                      DC
        LAR
                AR0,#56
                                                              В
                                                                      fim_setores
        CMPR
                                                      ;setor2
        BCND
                setor_2, NTC
                                                      setor 2:
                                                              LDP
;teste setor 3
                                                                      #setor
        LAR
                AR0,#84
                                                              SPLK
                                                                      #2h, setor
        CMPR
                                                      ;cálculo DA, DB e DC para o setor 2
        BCND
                                                      ;DA
                setor_3, NTC
;teste setor 4
                                                              LACC
                                                                      #0
       LAR
                AR0,#112
                                                              LDP
                                                                      #DA
        CMPR
                2
                                                              SACL
                                                                      DA
        BCND
                setor_4, NTC
                                                      ;DB
;teste setor 5
                                                              MPY
                                                                      #0
                                                              T.ACC
                                                                      #0
       LAR
                AR0,#140
        CMPR
                2
                                                              LDP
                                                                      #KD_1
        BCND
                setor_5, NTC
                                                              LT
                                                                      KD_1
                                                              MPY
                                                                      Dalfa
;setor 6
                                                              SPAC
        LDP
                #setor
        SPLK
                #6h, setor
                                                              LDP
                                                                      #KD 3
;cálculo DA, DB e DC para o setor 6
                                                              _{
m LT}
                                                                      KD_3
                                                              MPY
                                                                      Dbeta
        MPY
                #0
                                                              APAC
        LACC
                #0
                                                              LDP
                                                                      #DB
        LDP
                #KD_1
                                                              SACH
                                                                      DB
        _{
m LT}
                KD_1
                                                      ; DC
        MPY
                Dalfa
                                                              MPY
                                                                      #0
        APAC
                                                              LACC
                                                                      #0
        LDP
                #KD_3
                                                              LDP
                                                                      #KD_1
        _{
m LT}
                KD_3
                                                              _{
m LT}
                                                                      KD_1
        MPY
                                                                      Dalfa
                Dbeta
                                                              MPY
        SPAC
                                                              SPAC
        LDP
                #DA
                                                              TIDP
                                                                      #KD_3
        SACH
                DA
                                                              _{
m LT}
                                                                      KD_3
;DB
                                                              MPY
                                                                      Dbeta
        LACC
                #0
                                                              SPAC
        LDP
                #DB
                                                              TIDP
                                                                      #DC
        SACL
                DB
                                                              SACH
                                                                      DC
; DC
                                                                      fim_setores
        LACC
                #0
                                                      ;setor3
        LDP
                #KD 2
                                                      setor_3:
        _{
m LT}
                KD_2
                                                              LDP
                                                                      #setor
        MPY
                Dbeta
                                                              SPLK
                                                                      #3h, setor
        SPAC
                                                      ;cálculo DA, DB e DC para o setor 3
        LDP
                #DC
                                                      ; DA
                                                                      #0
        SACH
                DC
                                                              MPY
        В
                fim_setores
                                                              LACC
                                                                      #0
```

```
LDP
                #KD_1
                                                               SACH
                                                                       DB
                                                       ; DC
        LT
                KD_1
        MPY
                Dalfa
                                                               MPY
                                                                        #0
        SPAC
                                                               LACC
                                                                        #0
        LDP
                #KD_3
                                                               LDP
                                                                        #KD_1
        LT
                KD_3
                                                               _{
m LT}
                                                                        KD_1
                                                                       Dalfa
        MPY
                Dbeta
                                                               MPY
                                                               APAC
        APAC
        LDP
                #DA
                                                               LDP
                                                                        #KD_3
        SACH
                DA
                                                               _{
m LT}
                                                                        KD_3
; DB
                                                               MPY
                                                                        Dbeta
        LACC
                                                               APAC
                #0
        LDP
                #DB
                                                               LDP
                                                                        #DC
        SACL
                DB
                                                               SACH
                                                                       DC
; DC
                                                       fim_setores:
        LACC
                #0
                                                               MAR
                                                                        *,AR6
                                                                        *+
        LDP
                #KD_2
                                                               MAR
                                                                       SXM
        LT
                KD_2
                                                               SETC
        MPY
                Dbeta
                                                               SETC
                                                                        OVM
        APAC
                                                               SPM
        LDP
                #DC
                                                       ; Escalonamento
        SACH
                DC
                                                       ;DA
                fim_setores
                                                               MPY
                                                                        #0
                                                               LDP
;setor4
                                                                        #Umquarto
                                                               LACC
                                                                        Umquarto,16
setor_4:
                                                                        #DA
                                                               TIDP
        TIDP
                #setor
        SPLK
                #4h, setor
                                                               ADD
                                                                        DA,16
;cálculo DA, DB e DC para o setor 4
                                                               SACH
                                                                       DA
;DA
                                                               LACC
                                                                        #0
        MPY
                #0
                                                               LDP
                                                                        #escala
        LACC
                #0
                                                               _{
m LT}
                                                                        escala
        LDP
                #KD_1
                                                               LDP
                                                                        #DA
        LT
                KD 1
                                                               MPY
                                                                       DA
                Dalfa
        MPY
                                                               APAC
        APAC
                                                               SACH
                                                                       DA
        LDP
                #KD_3
                                                       ;DB
        LT
                KD_3
                                                               MPY
                                                                        #0
        MPY
                Dbeta
                                                               TIDP
                                                                        #Umquarto
                                                               LACC
        APAC
                                                                        Umquarto,16
        LDP
                #DA
                                                               LDP
                                                                        #DB
        SACH
                DA
                                                               ADD
                                                                        DB,16
;DB
                                                               SACH
                                                                       DB
                                                               TACC
                                                                        #0
        LACC
                #0
        LDP
                #KD_2
                                                               LDP
                                                                        #escala
        _{
m LT}
                KD_2
                                                               LT
                                                                        escala
        MPY
                                                               LDP
                                                                        #DB
                Dbeta
        APAC
                                                               MPY
                                                                       DB
       LDP
                #DB
                                                               APAC
        SACH
                DB
                                                               SACH
                                                                        DB
; DC
                                                       ; DC
        LACC
                #0
                                                               MPY
                                                                        #0
        LDP
                #DC
                                                               LDP
                                                                        #Umquarto
        SACL
                DC
                                                               LACC
                                                                        Umquarto,16
                fim_setores
                                                               LDP
                                                                        #DC
                                                               ADD
                                                                       DC,16
;setor5
                                                               SACH
                                                                       DC
setor_5:
        LDP
                # setor
                                                               LACC
                                                                        #0
        SPLK
                #5h, setor
                                                               LDP
                                                                        #escala
;cálculo DA, DB e DC para o setor 5
                                                               LT
                                                                        escala
                                                               LDP
                                                                        #DC
;DA
        LACC
                #0
                                                               MPY
                                                                       DC
        LDP
                #DA
                                                               APAC
        SACL
                DA
                                                               SACH
                                                                       DC
;DB
                                                       ;limitações das razões cíclicas
        MPY
                #0
                                                       ; DA
                                                                        *,AR4
        LACC
                #0
                                                               MAR
        LDP
                #KD_1
                                                               LDP
                                                                        #DA
                                                               LAR
        LT
                KD 1
                                                                        AR4,DA
       MPY
                                                                       AR0,#32767
                Dalfa
                                                               LAR
        APAC
                                                               CMPR
        LDP
                #KD_3
        _{
m LT}
                KD_3
                                                               BCND
                                                                       nlimitaDA, NTC
        MPY
                                                               LDP
                                                                        #DA
                                                                        #0, DA
        SPAC
                                                               SPLK
                                                       nlimitaDA:
        LDP
                #DB
```

; DB			LDP #Vmax1
	LDP	#DB	LAR AR0,Vmax1
	LAR	AR4,DB	CMPR 2
	CMPR	2	BCND sethist2, NTC
	DOND	mlimitaDD NEG	MAR *, AR4
	BCND	nlimitaDB, NTC	LDP #histerese2
	LDP SPLK	#DB #0, DB	LAR AR4,histerese2 LAR AR0,#1
nlimit		#U, DB	CMPR 0
;DC	.aDD•		BCND atualiza, NTC
7.50	LDP	#DC	;zera pwm e inibe saídas
	LAR	AR4,DC	zera2:
	CMPR	2	LDP #DA
			SPLK #0, DA
	BCND	nlimitaDC, NTC	LDP #DB
	LDP	#DC	SPLK #0, DB
	SPLK	#0, DC	LDP #DC
nlimit	aDC:		SPLK #0, DC
; test	a limit	es da tensâo de saída	; IOPE7 em nivel alto
;tensã	o mínima	a	LDP #DP_PF2
	MAR	*,AR4	LACC PEDATDIR
	LDP	#VO	OR #10000001000000b
	LAR	AR4,VO	SACL PEDATDIR
	LDP	#Vmin	LDP #Inibe
	LAR	AR0,Vmin	SPLK #666, Inibe
	CMPR	1	LDP #histerese2
	BCND	sethist, NTC	SPLK #1, histerese2
	MAR	*,AR4	B atualiza
	LDP	#VO	; seta histerese2
	LAR	AR4,VO	sethist2:
	LDP	#Vmin1	LDP #histerese2
	LAR	AR0,Vmin1	SPLK #0, histerese2
	CMPR	2	atualiza:
	BCND	zera, NTC	;inibicao dos PWMs pelo temporizador
	MAR	*,AR4	MAR *, AR4
	LDP	#histerese	LDP #temporizador
	LAR	AR4, histerese	LAR AR4, temporizador
	LAR	AR0,#1	LAR AR0,#60
	CMPR	3	CMPR 1
	BCND .	atualizal, NTC	BCND ninibePWM, NTC
	pwm e 11	nibe saídas	LDP #Dd
zera:	T.D.D.	ll D.a.	SPLK #12435, Dd
	LDP	#DA	LDP #Dq SPLK #133, Dq
	SPLK LDP	#0, DA #DB	SPLK #133, Dq LDP #Ddsoft
	SPLK	#DB #0, DB	SPLK #12435, Ddsoft
	LDP	#DC	LDP #Dqsoft
	SPLK	#0, DC	SPLK #133, Dqsoft
; TOPE		vel alto	LDP #DA
. 1011	LDP	#DP_PF2	SPLK #0, DA
	LACC	PEDATDIR	LDP #DB
	OR	#1000000010000000b	SPLK #0, DB
	SACL		LDP #DC
	LDP	#Inibe	SPLK #0, DC
	SPLK	#666, Inibe	; IOPE7 em nivel alto
	LDP	#histerese	LDP #DP_PF2
	SPLK	#0, histerese	LACC PEDATDIR
	В	atualiza1	OR #10000001000000b
; seta	hister	ese	SACL PEDATDIR
sethis	t:		LDP #Inibe
	LDP	#histerese	SPLK #666, Inibe
	SPLK	#1, histerese	ninibePWM:
	o máxima	a	; atualiza o valor dos PWMs
atuali			LDP #DA
	MAR	*,AR4	LACC DA
	LDP	#VO	LDP #DP_EVB
	LAR	AR4,VO	SACL CMPR4
	LDP	#Vmax	LDP #DB
		AR0,Vmax	LACC DB
	LAR		מזים מתוו
	LAR CMPR	1	LDP #DP_EVB
	CMPR	1	SACL CMPR5
	CMPR BCND	1 zera2, NTC	SACL CMPR5 LDP #DC
	CMPR BCND MAR	zera2, NTC *,AR4	SACL CMPR5 LDP #DC LACC DC
	CMPR BCND	1 zera2, NTC	SACL CMPR5 LDP #DC

CLRC	SXM	.word	32745
CLRC	OVM	.word	32676
	e para habilitar	.word	32562
MAR	*,AR4	.word	32402
LDP	#Inibe	.word	32197
LAR	AR4, Inibe	.word	31946
LAR	AR0,#666	.word	31651
CMPR BCND	3 nhabout, NTC	.word .word	31312 30929
; habilita sa		.word	30503
LDP	#DP_PF2	.word	30034
LACC	PEDATDIR	.word	29523
AND	#11111111011111		28971
SACL	PEDATDIR	.word	28378
nhabout:		.word	27745
LDP	#Inibe	.word	27074
SPLK	#1971,Inibe	.word	26365
;context rest	core	.word	25619
MAR	*, AR1	.word	24837
MAR	*_	.word	24021
LAR	AR4, *-	.word	23170
LAR	AR3, *-	.word	22288
LAR	ARO, *-	.word	21374
LAR	AR2, *- *-	.word	20431 19458
LACL	*-,16	.word	
ADD LST	#0, *-	.word .word	18459 17434
LST	#1, *-	.word	16384
CLRC	INTM	.word	15311
RET	111111	.word	14218
.sect	"dados"	.word	13104
	senos no formato (11971
TABELA .word		.word	10823
.word	d 1225	.word	9659
.word	d 2449	.word	8481
.word	d 3669	.word	7292
.word	d 4884	.word	6092
.word	d 6092	.word	4884
.word	d 7292	.word	3669
.word		.word	2449
.word		.word	1225
.word		.word	0
.word		.word	64312
.word		.word	63088
.word		.word	61868
.word		.word .word	60653 59445
.word		.word	58245
.word		.word	57056
.word		.word	55878
.word		.word	54714
.word		.word	53566
.word		.word	52433
.word	d 23170	.word	51319
.word	d 24021	.word	50226
.word	d 24837	.word	49153
.word		.word	48103
.word		.word	47078
.word		.word	46079
.word		.word	45106
.word		.word	44163
.word		.word	43249
.word		.word .word	42367 41516
.word		.word	41516
.word		.word	39918
.word		.word	39172
.word		.word	38463
.word		.word	37792
.word		.word	37159
.word		.word	36566
.word		.word	36014
.word	d 32676	.word	35503
.word		.word	35034
.word	d 32767	.word	34608

```
.word
        34225
.word
        33886
.word
        33591
.word
        33340
.word
        33135
.word
        32975
        32861
.word
.word
        32792
.word
        32768
.word
        32792
.word
        32861
        32975
.word
.word
        33135
.word
        33340
.word
        33591
.word
        33886
.word
        34225
        34608
.word
.word
        35034
.word
        35503
.word
        36014
        36566
.word
.word
        37159
.word
        37792
        38463
.word
        39172
.word
.word
        39918
.word
        40700
.word
        41516
        42367
.word
.word
        43249
.word
        44163
        45106
.word
        46079
.word
. \verb"word"
        47078
.word
        48103
.word
        49153
        50226
.word
.word
        51319
.word
        52433
.word
        53566
.word
        54714
.word
        55878
.word
        57056
.word
        58245
        59445
.word
. \verb"word"
        60653
        61868
.word
.word
        63088
.word
        64312
```

REFERÊNCIAS BIBLIOGRÁFICAS

- [1] BARBI, Ivo; SOUZA, Alexandre F.; *Correção de Fator de Potência de Fontes de Alimentação*. Apostila Publicação Interna INEP. UFSC, Florianópolis, 1995.
- [2] International Electrotechnical Commission. Electromagnetic compatibility (EMC) Part 3-4: Limits Limitation of emission of harmonic currents in low-voltage power supply systems for equipment with rated current greater than 16 A, IEC 61000 3-4. 1998.
- [3] IEEE Industry Application Society. IEEE Recommended Practices and Requirements of Harmonic Control in Electrical Power Systems, IEEE std 519. NY-USA, 1993.
- [4] BOOST, M. A.; ZIOGAS, P. D.; *State-Of-The-Art Carrier PWM Techniques: A Critical Evaluation*, IEEE Transactions on Industry Applications, Vol. 24, No. 2, p. 271-280, March/April 1998.
- [5] HOLTZ, J.; *Pulsewidth Modulation for Electronic Power Conversion*. Proceedings of IEEE, Vol. 82, No. 8, p. 1194-1214, August 1994.
- [6] XIE, M.; LU, B.; *Relationship between Space-Vector Modulation and Three-Phase Carrier-Based PWM.* IEEE Transactions on Industrial Electronics, Volume: 49, Issue: 1, p. 186 196, February 2002.
- [7] PINHEIRO, H.; BOTTERÓN, F.; et al.; Modulação Space Vector para Inversores Alimentados em Tensão: Uma Abordagem Unificada. XIV CONGRESSO BRASILEIRO DE AUTOMÁTICA. Anais. Natal, 2002. p. 787-794.
- [8] BOSE, B. K.; *Power Electronics and AC Drivers*. 1st. Ed. New Jersey: Prentice-Hall. 1986.
- [9] LOSIC, N. A.; CHENG, L.; KHATRI V.; *Modeling and Design of a Vector-Controlled PWM Active Rectifier*.. IECON '01. The 27th Annual Conference of the IEEE Industrial Electronics Society. Volume: 2, 29 Nov.-2 Dec. 2001. p. 1096 1101.
- [10] CHUNG, D.; SUL, S.; *Minimum-loss Strategy for Three-phase PWM Rectifier*. IEEE Transactions on Industrial Electronics, Vol. 46, No. 3, June 1999.
- [11] LONGCHUN C.; BLAABJERG, F.; A Three-Phase Predictive PWM AC/DC Converter with Phase Compensation and Space Vector Control. Applied Power Electronics Conference and Exposition. Proceedings. Vol.2. 5-9 March, 1995. p. 863 869.

- [12] ILLA FONT, C. H.; BATISTA, F.; et al. Modulation Techniques for a Bidirectional Three-phase Switch Mode Rectifier. VI Conferência Internacional de Aplicações Industriais INDUSCON. Joinville, Outubro 2004.
- [13] VIITANEN, T.; TUUSA H.; Three Level Space Vector Modulation An Application to a Space Vector Controlled Unidirectional Three-Phase/Level/Switch VIENNA I Rectifier. 10th European Conference on Power Electronics and Applications (EPE 2003). Proceedings. Toulouse, France, 2-4 September 2003.
- [14] BACKMAN, N.; ROJAS, R.; *Modern Circuit Topology Enables Compact Power Factor Corrected Three-Phase Rectifier Module*. 24th. Annual International Telecommunications Energy Conference (INTELEC 2002). Proceedings. 29 Sept. -3 Oct. 2002. p. 107 114.
- [15] KOLAR J.; DROFENIK, U.; A New Switching Loss Reduced Discontinuous PWM Scheme for a Unidirectional Three-Phase/Switch/Level Boost-Type PWM (VIENNA) Rectifier. 21st. Annual International Telecommunications Energy Conference (INTELEC 99). Proceedings. Copenhagen, Denmark, 6-9 June 1999.
- [16] KOLAR J.; DROFENIK, U.; ZACH F. C.; Space Vector Based Analysis of the Variation and Control of the Neutral Point Potential of Hysteresis Current Controlled Three-Phase/Switch/Level PWM Rectifier Systems. International Conference on Power Electronics and Drive Systems. Proceedings. vol.1. 21-24 Feb. 1995. p. 22–33.
- [17] KOLAR J.; ERTL, H.; ZACH F. C.; Space Vector-Based Analysis of the Input Current Distortion of a Three-Phase Discontinuous-mode Boost Rectifier System. Record of the 24th IEEE Power Electronics Specialists Conference, Seatle (WA), June 199320-24, p. 696-703.
- [18] VIITANEN, T.; TUUSA H.; Experimental Results of Vector Controlled and Vector Modulated VIENNA I Rectifier. Record of the 35th IEEE Power Electronics Specialists Conference 20-25, June 2004, p. 4637-4643, vol. 6.
- [19] WATANABE, E. H.; STEPHAN, R. M.; *Potência Ativa e Reativa Instantâneas em Sistemas Elétricos com Fontes e Cargas Genéricas*. Revista da SBA: Controle e Automação, Vol. 3, N°1, março/abril, 1991.
- [20] WATANABE, E. H.; STEPHAN, R. M.; AREDES M.; New Concepts of Instantaneous Active and Reactive Powers in Electrical Systems with Generic Loads. IEEE Transactions on Power Delivery, Vol. 8, No. 2, p. 697-703, April 1993.

- [21] AREDES, M.; *Active Power Line Conditioners*, Dr.-Ing. Thesis, Technische Universität Berlin, Berlin, Germany, March 1996.
- [22] BARBI, I.; NOVAES, Y. R.; et al.; Retificadores PW Trifásicos Unidirecionais com Alto Fator de Potência. Eletrônica de Potência Vol. 7, no. 1, Novembro de 2002.
- [23] SALMON, J. C.; Circuit topologies for PWM boost rectifiers operated from 1-phase and 3-phase AC supplies and using either single or split DC rail voltage outputs. 10th. Annual Applied Power Electronics Conference and Exposition (APEC '95). Proceedings. 5-9 March 1995 . p. 473-479.
- [24] KOLAR J.; ERTL, H.; Status of the Techniques of Three-Phase Rectifier Systems with Low Effects on the Mains. 21st. Annual International Telecommunications Energy Conference (INTELEC 99). Proceedings. Copenhagen, Denmark, 6-9 June 1999.
- [25] OMEDI, T. J.; BARLIK, R.; *Three-Phase AC-DC Unidirectional PWM Multiple-Switch Rectifier Topologies Selected Proprieties and Critical Evaluation*. IEEE International Symposium on Industrial Electronics (ISIE '96). Proceedings. Vol. 2, 17-20 June 1996. p. 784 789.
- [26] SINGH, B.; et al.; *A review of Three-Phase Improved Power Quality AC-DC Converters*. IEEE Transactions on Industrial Electronics, vol. 51, no. 3, 2004. p. 641-660.
- [27] BORGONOVO, Deivis; *Modelagem e Controle de Retificadores PWM Trifásicos Empregando a Transformação de Park. Florianópolis, 2001*. Dissertação de Mestrado em Engenharia Elétrica INEP, UFSC.
- [28] BORGONOVO, Deivis; BARBI, I.; NOVAES, Y. R.. A Three-Phase Three-Switch Two-Level PWM Rectifier. Record of the 34th IEEE Power Electronics Specialists Conference. Vol. 3, 15-19 June 2003. p. 1075-1079.
- [29] TU, Rong-Jie; CHEN, Chern-Lin.; *A New Space-Vector-Modulated Control for a Unidirectional Three-Phase Switch-Mode Rectifier*. IEEE Transactions on Industrial Electronics, vol. 45, no. 2, 1998. p. 256-262,
- [30] TU, Rong-Jie; CHEN, Chern-Lin.; *A New Three-Phase Space-Vector-Modulated Power Factor Corrector*. 9th. Annual Applied Power Electronics Conference and Exposition (APEC '94). Proceedings. vol.2. Feb. 1994. p. 725-730.
- [31] KOCZARA, W.; BIALOSKORKI, P.; Controllability of the Simple Three Phase Rectifier Operating with Unity Power Factor. Fifth European Conference on Power Electronics and Applications. vol.7. 13-16 Sep 1993. p. 183-187.

- [32] KOCZARA, W.; BIALOSKORKI, P.; *Unity Power Factor Three Phase Rectifiers*. 24th Annual IEEE Power Electronics Specialists Conference (PESC '93). Record. 20-24 June 1993. p. 669-674.
- [33] YIMIN J.; HENGCHUM, M.; LEE. F. C.; Simple High Performance Three-Phase Boost Rectifiers. Record of the 25th IEEE Power Electronics Specialists Conference 20-25, June 1994, p. 1158-1163, vol. 2.
- [34] WERNERKINCK E.; KAWAMURA, A.; HOFT. R.; A High Frequency AC/DC Converter with Unity Power Factor and Minimum Harmonic Distortion. Record of the IEEE Power Electronics Specialists Conference, 1987, p. 264-270.
- [35] ERICKSON, R. W.; Fundamentals of Power Electronics. New York: Chapman & Hall. 1997.
- [36] VAN DER BROECK, H. W.; SKUDELNY, H.; STANKE, G. V.; *Analysis and Realization of a Pulsewidth Modulator Based on Voltage Space Vectors*. IEEE Trans. On Industry Applications. vol. 24. 1988. p. 142-150.
- [37] HOLMES, D. G.; LIPO, T. A.; *Pulse Width Modulation for Power Converters: Principles and Pratice*. 1. ed. Reading: John Wiley & Sons, 2002.
- [38] BARBI, Ivo; *Teoria Fundamental do Motor de Indução*. Florianópolis: Editora da UFSC-Eletrobrás, 1985.
- [39] *Clarke and Park Transform on the TMS320C2xx*, Application Report BPRA048.Texas Instruments. Houston, 1997.
- [40] Space-Vector PWM With TMS320C24x/F24x Using Hardware and Software Determined Switching Patterns, Application Report SPRA524.Texas Instruments. Houston, 1999.
- [41] BOTTERÓN, F.; PINHEIRO, H.; et al; Fully Digital Voltage and Current Controller for Three Phase Voltage Source PWM Inverters. 60. Congresso Brasileiro de Eletrônica de Potência (COBEP'2001). Anais. 11-14 Novembro 2001. Florianopolis. p. 208-214.
- [42] DOVAL-GANDOY, J.; IGLESIAS, A.; et al; *Three Alternatives for Implementing Space Vector Modulation with the DSP TMS320F240*. 25th Annual Conference of the IEEE (IECON '99). Proceedings. Vol. 1. 29 Nov.- 3 Dec.1999. p. 336-341.
- [43] MOHAN, N.; UNDELAND, T. M. and ROBBINS, W. P.; *Power Electronics: Converters, Applications and Design*, 2nd. Ed. New York: John Wiley & Sons. 1995.

- [44] BOTTERÓN, F.; Análise, Projeto e Implementação de um Inversor PWM Trifásico para UPS de Média Potência, 2001. Dissertação de Mestrado em Engenharia Elétrica, Universidade Federal de Santa Maria.
- [45] SIMONETII, Domingos; Contribuição ao estudo do Acionamento de um Motor de Indução com Comando Vetorial, 1987. Dissertação de Mestrado em Engenharia Elétrica –UFES.
- [46] KRAUSE, P. C.; WASYNCZUK, O.; SUDHOFF, S. D.; Analysis of Electric Machinery and Drive Systems, John Wiley & Sons, 2002.
- [47] MALINOWSKI, M.; KAZMIERKOWSKI, M. P.; et al.; *Virtual-Flux-Based Direct Power Control of Three-Phase PWM Rectifiers*. IEEE Transactions on Industry Applications. Volume: 37, Issue: 4, July-Aug. 2001. p. 1019-1027.
- [48] BATISTA, F.; ILLA FONT, C. H.; et al.; Comparison of Control Techniques Applied to Bidirectional Boost-Type PWM Rectifier. VI Conferência Internacional de Aplicações Industriais INDUSCON. Joinville, Outubro 2004.
- [49] ILLA FONT, C. H.; NASCIMENTO, C. B.; PEREIRA, E. I. et al.; Retificador Trifásico PWM com Elevado Fator de Potência utilizando Transformação de Park: Abordagem por Variáveis de Fase. Relatório Interno da Disciplina T. A. em Eletrônica de Potência: Retificadores Trifásicos PWM com Elevado Fator de Potência 20 Trimestre de 2003. INEP/UFSC.
- [50] CICHOWLAS, M.; KAMIERKOWSKI, A. P.; Comparison of Current Control Techniques for PWM Rectifiers. IEEE International Symposium on Industrial Electronics (ISIE-2002). Proceedings. vol.4. 8-11 July 2002. p. 1259-1263.
- [51] OGATA, K.; *Engenharia de Controle Moderno*, 2^a. Ed. Rio de Janeiro: Prentice-Hall do Brasil. 1993.
- [52] BATISTA, F.; BARBI, I.; Modulação Vetorial Para Retificador Trifásico Unidirectional. XV Congresso Brasileiro de Automática – (CBA-2004). Gramado, Setembro 2004.
- [53] BATISTA, F.; BARBI, I.; *Space Vector Modulation Applied to Three-Phase Three-Switch Two-Level Unidirectional PWM Rectifier.* 21st Applied Power Electronics Conference and Exposition", Dallas, Texas, March 19_23, 2006, p. 944 950.
- [54] CHUNG, D.; SUL, S.; *Minimum-Loss Strategy for Three-Phase PWM Rectifier*. IEEE Transactions on Industrial Electronics, Volume: 46, p. 517 526, June 1999.

- [55] TODD. P. C.; *UC3854 Controlled Power Factor Correction Circuit Design*. Application Note U-134. Unitrode, 2000.
- [56] BATISTA, F.; BARBI, I.; *Three-Phase Unidirectional PWM Rectifier with Space Vector Modulation.* VI Conferência Internacional de Aplicações Industriais INDUSCON. Joinville, Outubro 2004.
- [57] HOLDEFER, A. E.; Controle Digital de Retificador Trifásico Utilizando Controlador DSP. Florianópolis, 2004. Dissertação de Mestrado em Engenharia Elétrica INEP, UFSC.
- [58] TOMASELI, L. C.; Controle de um Pré-Regulador com Alto Fator de Potência o Controlador DSP TMS320F243. Florianópolis, 2001. Dissertação de Mestrado em Engenharia Elétrica INEP, UFSC.
- [59] MUSSA, S. A.; Controle de um Conversor CA-CC Trifásico de Três Níveis com Fator de Potência Unitário Utilizando DSP. Florianópolis, 2003. Tese de Doutorado em Engenharia Elétrica INEP, UFSC.
- [60] HOROWITZ, P. and HILL, W.; *The art of Electronics*, Cambridge University Press, 1989.
- [61] CHEHAB NETO, A. C.; Retificador PWM Trifásico de 26kW, Três Níveis, Unidirecional, Fator de Potência Unitário e Alto Rendimento para Aplicação em Centrais de Telecomunicação. Florianópolis, 2002. Dissertação de Mestrado em Engenharia Elétrica INEP, UFSC.
- [62] OGATA, K.. *Discrete Time Control Systems*, 2nd. Ed. New Jersey: Prentice-Hall. 1995.
- [63] TMS320LF2407A, TMS320LF2406A, TMS320LF2403A, TMS320LF2402A, TMS320LC2406A, TMS320LC2404A, TMS320LC2402A DSP Controllers, Application Report SPRS145I.Texas Instruments. Houston, 2003.
- [64] TMS320F/C24x DSP Controllers Reference Guide: CPU and Instruction Set, Application Report SPRU160C.Texas Instruments. Houston, 1999.
- [65] TMS320F/C24x DSP Controllers Reference Guide: System and Peripherals, Application Report SPRU357B.Texas Instruments. Houston, 2001.
- [66] *TMS320C2xx/C24x Code Composer User's Guide*. Application Report SPRU490.Texas Instruments. Houston, 2000.

- [67] BORGONOVO, Deivis; Análise, Modelagem e Controle de Retificadores PWM Trifásicos. Florianópolis, 2005. Tese de Doutorado em Engenharia Elétrica INEP, UFSC.
- [68] ALVES, R. L.; ILLA FONT, C. H. and BARBI, I.; *Novel Unidirectional Hybrid Three-Phase Rectifier System Employing Boost Topology*. 26th Annual IEEE Power Electronics Specialists Conference (PESC '2005). June 2005. p. 487-493.
- [69] ILLA FONT, C. H. and BARBI, I.; *A New Bidirectional Hybrid Three-Phase Rectifier*. 8°. Congresso Brasileiro de Eletrônica de Potência (COBEP'2005). Anais. Junho 2005. Recife. p. 25-30.
- [70] ILLA FONT, C. H. and BARBI, I.; *A New High Power Factor Bidirectional Hybrid Three-Phase Rectifier*. 21st Applied Power Electronics Conference and Exposition", Dallas, Texas, March 19_23, 2006, p. 1300 1306.