https://repositorio.ufsc.br/handle/123456789/249477 2026-05-01T00:34:51Z 2026-05-01T00:34:51Z Perez Resmer, João Pedro https://repositorio.ufsc.br/handle/123456789/251183 2023-09-21T20:38:17Z 2023-10-09T00:00:00Z

Busca local para Projetos de Malha Viária Terrestre Perez Resmer, João Pedro Congestionamento no tráfego de veículos terrestres afeta a população de grandes cidades. Network Design Problems (NDPs) aplicados ao trânsito de veículos são problemas de otimização que determinam o projeto de trânsito para uma cidade. Eles podem representar vários aspectos complexos das cidades, como o tráfego multimodal e o transporte público. O presente projeto propõe um novo método heurístico de busca local para lidar com o problema NDP para o projeto de trânsito de cidades, permitindo a adição, remoção e/ou reversão do sentido de pistas e estradas no projeto de trânsito de uma cidade. Essa heurística poderá ser utilizada para melhorar soluções obtidas por outros métodos computacionais estudados para problemas NDP. O método heurístico foi escolhido após revisão da literatura sobre heurísticas de busca local. O algoritmo foi avaliado e reescrito após testes usando uma instância referente a Rua Roberto Sampaio Gonzaga, Florianópolis, Brasil. Após a etapa de desenvolvimento, o código final foi avaliado sob diversos parâmetros em três localidades, novamente a Rua Roberto Sampaio Gonzaga e em áreas centrais das cidades de São Paulo e Balneário Camboriú. A partir dos experimentos realizados foram traçadas conclusões sobre a efetividade do método e escala o tempo computacional necessário para a execução do método.

2023-10-09T00:00:00Z de Souza, Fillipi Mangrich Costa https://repositorio.ufsc.br/handle/123456789/251012 2023-09-11T10:32:14Z 2023-09-10T00:00:00Z

Avaliação de energia e computação de núcleos de processamento de vídeo em CPU e FPGA de Souza, Fillipi Mangrich Costa Arquiteturas heterogêneas estão se tornando cada vez mais comuns, permitindo a acele- ração de módulos de compressão de vídeo. Isto é especialmente benéfico quando contêm algoritmos mistos de fluxo de dados e fluxo de controle, na qual o primeiro pode ser otimizado por hardware, enquanto o último ainda pode ser executado em uma CPU. Em codificadores de vídeo, a intra e inter- prediçao são exemplos típicos de operações de fluxo de dados. Esses etapas envolvem pesquisas de correspondência de blocos que visam encontrar o par de blocos mais semelhante, um sendo codificado e outro que é gerado durante a previsão. A semelhança pode ser medida de diferentes maneiras, mas as mais comuns são a Soma de Diferenças Absolutas (SAD), a Soma das Diferenças Absolutas Transformadas (SATD) e Soma das Diferenças Quadradas (SSD). Todas essas métricas de distorção são executadas diversas vezes para cada bloco sendo codificado, reduzir o tempo ou a energia necessária calculá-los é extremamente benéfico. Este artigo apresenta uma comparação dos custos de energia das operações SAD e SSD em uma CPU e em designs VLSI dedicados. Os experimentos foram conduzido em um componente FPGA baseado em Artix-7. O VLSI arquiteturas e rotinas de simulação foram projetadas com VHDL, e as versões do software foram descritas em C. Nosso resultados mostram que, como esperado, o FPGA tem um grande ganho de energia eficiência sobre a CPU. Video final PIBIC

2023-09-10T00:00:00Z Foes, João Gabriel Firta https://repositorio.ufsc.br/handle/123456789/250968 2023-09-11T01:43:04Z 2023-09-10T00:00:00Z

Avaliação de Energia e Computação de Núcleos de Processamento de Vídeo em Plataformas de CPU e FPGA Foes, João Gabriel Firta Arquiteturas heterogêneas estão se tornando cada vez mais comuns, permitindo a aceleração de módulos menores que compõem sistemas complexos. Isso é especial- mente benéfico quando esses sistemas contêm algoritmos de fluxo de dados mistos e fluxo de controle, nos quais o primeiro pode ser otimizado em hardware, enquanto o último ainda pode ser executado em uma CPU. Em codificadores de vídeo, a intra e interpredição são exemplos típicos de operações de fluxo de dados. Essas etapas en- volvem pesquisas de correspondência de blocos que visam encontrar o par de blocos mais semelhante, um sendo codificado e outro gerado durante a previsão. A seme- lhança pode ser medida de diferentes maneiras, mas as mais comuns são a Soma das Diferenças Absolutas (SAD), a Soma das Diferenças Absolutas Transformadas (SATD) e a Soma das Diferenças ao Quadrado (SSD). Todas essas métricas de distor- ção são executadas várias vezes para cada bloco a ser codificado, portanto, reduzir o tempo ou a energia necessária para calculá-las é extremamente benéfico. Este ar- tigo apresenta uma comparação dos custos de energia das operações SAD e SSD em uma CPU e em projetos VLSI dedicados. Os experimentos foram conduzidos em um componente FPGA baseado em Artix-7. As arquiteturas VLSI e as rotinas de simula- ção foram projetadas em VHDL, e as versões de software foram descritas em C. Para otimizar o throughput e a utilização de recursos, as unidades dedicadas foram proje- tadas usando pipeline e compartilhamento de recursos sempre que possível. Nossos resultados mostram que, como esperado, o FPGA tem um grande ganho de eficiência energética em relação à CPU, com ganhos de eficiência de energia na faixa de 100 vezes. PIBIC - Universidade Federal de Santa Catarina

2023-09-10T00:00:00Z Nascimento, Felipe Ribeiro Felipe do https://repositorio.ufsc.br/handle/123456789/250893 2023-09-11T00:58:26Z 2023-09-10T00:00:00Z

Contribuição à Integração das Etapas de Posicionamento e Roteamento de Circuitos VLSI: análise das estimativas de interconexão Nascimento, Felipe Ribeiro Felipe do Com a quantidade imensa de transistores contidos nos circuitos integrados modernos, referenciados por circuitos VLSI(Very-Large Scale Integration), a automação do projeto de tais circuitos tornou-se indispensável. Tal automação é levada a cabo por meio das chamadas ferramentas de EDA (Electronic Design Automation), as quais tratam o projeto VLSI como um fluxo de passos que transforma a especificação do sistema em um layout funcional, verificado e pronto para fabricação. Uma das etapas críticas deste fluxo é a síntese física, a qual corresponde ao posicionamento seguido do roteamento dos transistores, sempre buscando reduzir o tamanho das suas interconexões para aumentar a eficiência do circuito. Por conta de eventuais soluções ineficientes geradas pelas etapas de síntese, nem sempre a etapa de roteamento consegue finalizar 100% das conexões. Pesquisas recentes mostram que estas violações podem ser mitigadas integrando etapas de projeto, trazendo novas oportunidades de otimização. Uma forma efetiva de cooperação entre o posicionamento e o roteamento é a movimentação de células no roteamento global. A estimativa do comprimento de uma net no posicionamento pode ter uma grande diferença em relação ao seu tamanho após roteada, evidenciando um posicionamento ruim. Neste caso a célula pode ser movida para onde tem melhor espaço de roteamento, podendo encurtar a sua net. O presente projeto de pesquisa foi dedicado à análise de técnicas de integração entre as etapas de posicionamento e roteamento. Foi realizada uma revisão de bibliografia recente sobre o assunto, bem como estudos sobre algoritmos de posicionamento, roteamento e estimativas de comprimento entre interconexões. Por fim foi proposta uma técnica que, após o roteamento global, busca células que estão muito distantes em relação às demais células pertencentes às mesmas redes, e as movimenta para a mediana entre elas, buscando assim reduzir o tamanho das interconexões. A técnica foi implementada na plataforma open-source de EDA OpenROAD. Seminário de Iniciação Científica e Tecnológica. Universidade Federal de Santa Catarina. Centro Tecnológico. Departamento de Informática e Estatística.

2023-09-10T00:00:00Z