Análise de Timing Estática e a Avaliação do Impacto do Atraso das Interconexões em Circuitos Digitais

DSpace Repository

dc.contributor.advisor	Livramento, Vinicius dos Santos
dc.contributor.author	Guth, Chrystian de Sousa
dc.contributor.other	Fonseca, Renan Alves
dc.date.accessioned	2018-02-23T20:24:16Z
dc.date.available	2018-02-23T20:24:16Z
dc.date.issued	2013
dc.identifier.other	1459
dc.identifier.uri	https://repositorio.ufsc.br/handle/123456789/184220
dc.description	TCC (graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Curso de Ciências da Computação.
dc.description.abstract	Análise de Timing Estática (STA: Static Timing Analysis) é a técnica mais utilizada para estimar o atraso de circuitos digitais durante o fluxo de síntese física. Com o advento das tecnologias CMOS nanométricas, o atraso das interconexões passou a ser dominante em relação ao atraso das portas lógicas e, por este motivo, não pode mais ser desprezado. Além disso, modelos de atraso de interconexões simplificados, como o de Elmore, não são precisos o suficiente para modelar o atraso em circuitos contemporâneos. Este trabalho tem por objetivo pesquisar, implementar e validar uma técnica de STA a qual considera o atraso das interconexões.
dc.subject	sta
dc.title	Análise de Timing Estática e a Avaliação do Impacto do Atraso das Interconexões em Circuitos Digitais
dc.type	TCCgrad

Files	Size	Format	View
Relatorio.pdf.2	1.437Mb	Unknown	View/Open