Bloco Acelerador em Hardware para Predição Intra Quadros do Padrão HEVC

DSpace Repository

A- A A+

Bloco Acelerador em Hardware para Predição Intra Quadros do Padrão HEVC

Show simple item record

dc.contributor Universidade Federal de Santa Catarina pt_BR
dc.contributor.advisor Seidel, Ismael
dc.contributor.author Souza, Bruno Izaias Bonotto
dc.date.accessioned 2019-12-09T22:43:05Z
dc.date.available 2019-12-09T22:43:05Z
dc.date.issued 2019-11-18
dc.identifier.uri https://repositorio.ufsc.br/handle/123456789/202671
dc.description TCC(graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Ciências da Computação. pt_BR
dc.description.abstract O aumento na utilização de aplicações com streaming de vídeo, tais como Youtube e Netflix, demanda a criação de novas técnicas de compressão de vídeo para viabilizar a transmissão via rede. Além disso, a compressão de vídeo é indispensável quando se trata do armazenamento desse tipo de dado, já que arquivos de vídeos em resolução Ultra-HD e maiores, sem compressão, chegam a ocupar até dezenas de gigabytes por minuto. Por exemplo, um vídeo em resolução 4K com 30 quadros por segundo e 3 bytes para representar cada pixel possui, aproximadamente, 44,8 gigabytes de dados por minuto. Para aumentar a taxa de compressão, codificadores de padrões do estado-da-arte apresentam complexidade 10 vezes maiores que aqueles de padrões anteriores. Ainda, com o objetivo de viabilizar a compressão em dispositivos móveis operados à bateria, as etapas mais complexas do codificador devem ser executadas em hardware dedicado que, por sua vez, deve ser projetado para ser energeticamente eficiente. Este trabalho apresenta o projeto, descrição e avaliação de um bloco acelerador em hardware otimizado para realizar o processo de predição intra quadros para o padrão de codificação High Efficiency Video Coding (HEVC). Além disso, foram utilizadas técnicas de projeto e síntese de baixa potência visando reduções no consumo de energia. Finalmente, o acelerador proposto possui uma frequência de operação de 800 MHz, sendo capaz de processar vídeos em resolução 4K com 60 quadros por segundo (qps) à um consumo médio de potência de 28,17 mW. pt_BR
dc.format.extent 503 pt_BR
dc.language.iso pt_BR pt_BR
dc.publisher Florianópolis, SC. pt_BR
dc.rights Open Access
dc.subject Codificação de vídeo digital, HEVC, Predição intra quadros, Arquitetura de Hardware pt_BR
dc.title Bloco Acelerador em Hardware para Predição Intra Quadros do Padrão HEVC pt_BR
dc.type TCCgrad pt_BR
dc.contributor.advisor-co Güntzel, José Luís Almada


Files in this item

Files Size Format View Description
Monografia_TCC_Versao_Final.pdf 3.927Mb PDF View/Open TCC do Bruno Bonotto

This item appears in the following Collection(s)

Show simple item record

Search DSpace


Browse

My Account

Statistics

Compartilhar