Otimização de Etapas do Fluxo de Síntese de Circuitos Integrados Explorando Técnicas de Aprendizado de Máquina

Abstract

Com o avanço da tecnologia de fabricação de circuitos integrados, cada vez mais parâmetros devem ser considerados durante a caracterização elétrica de circuitos para solucionar desafios como os de efeito de variabilidade do processo. Consequentemente, aumenta-se o tempo de caracterização devido às tradicionais técnicas baseadas em simulações elétricas exaustivas. A adoção de técnicas de aprendizado de máquina está sendo aplicada nas ferramentas do fluxo de projeto digital em muitos níveis de abstração, entretanto até o momento ainda não está sendo adotada na caracterização elétrica de portas lógicas, principalmente considerando os desafios de tecnologias nanométricas. Portanto, o objetivo principal desta pesquisa é avaliar algoritmos de regressão de aprendizado de máquina considerando árvores de decisão, floresta aleatória, regressão de vetores de suporte e regressão linear múltipla. Estes algoritmos serão investigados como alternativa à simulação elétrica exaustiva no projeto de caracterização de células. Este projeto expande a pesquisa realizada anteriormente para o estudo de outra porta lógica: a porta “não-e” (NAND) com o uso da tecnologia CMOS. Especificamente, este trabalho irá prever separadamente os valores da energia e os tempos de propagação desses circuitos. Uma análise comparativa é feita entre os modelos para cada uma dessas variáveis, a fim de entender qual é o melhor modelo de regressão para a tarefa. Concomitantemente, é feito uma análise entre o tempo de simulação e o tempo de inferência de cada algoritmo para verificar se o objetivo proposto é alcançado. O algoritmo com a menor função de custo, ou seja, maior coeficiente de determinação (r-quadrado), provou-se ser a floresta aleatória para todas as variáveis de predição (média de 99%). Contudo, o algoritmo que possui melhor performance e menor tempo de inferência foi o de árvores de decisão, com um coeficiente de determinação médio igual a 99% e tempo igual a 0,001s (17.000 vezes mais rápido quando comparado ao tempo de uma simulação). Os resultados deste trabalho foram publicados em uma conferência regional (CASSW) e em uma conferência internacional (SBCCI). A continuidade do trabalho prevê explorar redes neurais na predição do comportamento elétrico, outros circuitos e outras tecnologias de fabricação de circuitos integrados.