Explorando Árvores de Decisão Em Um Fluxo de Síntese Para Circuitos Aproximados

Abstract

A etapa de síntese lógica no desenvolvimento de circuitos integrados tem se tornado mais desafiadora nos últimos anos devido ao crescimento na complexidade dos circuitos projetados. A escala nanométrica dos atuais transistores permite maior integração em um mesmo chip, implicando em funções mais complexas, com mais entradas e mais termos a serem otimizados. Muitos dos métodos de otimização lógica tradicional atingem seu limite de otimização em poucas dezenas de entradas, ou conseguem minimizar funções complexas ao custo de grandes tempos de execução. Algoritmos de Aprendizado de Máquina vêm se tornando mais comuns em diversas áreas da tecnologia, incluindo a área de ferramentas para o projeto de circuitos integrados, conhecida como Electronic Design Automation. Explorar essas ferramentas visando otimizar o tempo de execução da síntese lógica e analisar seu comportamento nos resultados de área e potência são os objetivos deste trabalho. Desta forma, este trabalho propõe um fluxo de síntese partindo de uma Tabela Verdade do circuito como entrada e apresentando soluções de síntese voltadas a baixo consumo energético, adotando, em alguns casos, Computação Aproximada. A otimização lógica desenvolvida é baseada em Árvores de Decisão, permitindo que a minimização lógica produza saídas exatas, assim como também possibilitando que alguma incerteza seja inserida no sistema através de restrições na profundidade da Árvore, por exemplo. A exploração de aproximação nas soluções minimizadas pode levar a circuitos com melhor eficiência energética mantendo níveis aceitáveis de precisão para aplicações tolerantes a erro. O fluxo de síntese proposto permite a comparação entre a síntese utilizando ferramentas tradicionais com aquela obtida pelo método de Árvore de Decisão. A saída da minimização lógica é direcionada para o fluxo OpenROAD. O OpenROAD é um projeto de Electronic Design Automation que utiliza diversas ferramentas open-source integradas e permite uma síntese standard cell mapeada para uma tecnologia ASIC. Os resultados observados mostram o quanto abordagens de Computação Aproximada podem ser promissoras, tendo reduzido a média de área, atraso e potência estudados para boa parte dos casos avaliados. Essa média teve um aumento quando se aplica Árvore de Decisão definindo uma acurácia de 100% quando comparado com o fluxo OpenROAD sem Árvore de Decisão, mas reduziu continuamente com a diminuição da precisão do circuito escolhida. Com uma acurácia de 90%, por exemplo, a média de área e potência do conjunto estudado diminuiu 41,49% e 47,19%, respectivamente, em comparação com os resultados obtidos com o OpenROAD.

The logic synthesis step in the development of integrated circuits has become more chal- lenging in recent years due to the growth in the complexity of designed circuits. The nanometric scale of current transistors allows greater integration on the same chip, imply- ing more complex functions, with more inputs and more terms to be optimized. Many of the traditional logic optimization methods reach their optimization limit in a few dozen inputs, or manage to minimize complex functions at the cost of long execution times. Machine Learning Algorithms are becoming more common in several areas of technology, including the area of tools for the design of integrated circuits, known as Electronic Design Automation. Exploring these tools in order to optimize the execution time of the logic synthesis and analyze their behavior in the area and power results are the objectives of this work. Thus, this work proposes a synthesis flow starting from a circuits’ Truth Table as input and presenting synthesis solutions aiming low energy consumption, adopting, in some cases, Approximate Computing. The developed logic optimization is based on Decision Trees, allowing the logical minimization to produce exact outputs, as well as allowing some uncertainty to be inserted in the system through restrictions in the depth of the tree, for example. The approximation in the minimized solutions can lead to circuits with better energy efficiency maintaining acceptable levels of accuracy for error tolerant applications. The proposed synthesis flow allows the comparison between the synthesis using traditional tools and the one obtained by the Decision Tree method. The output of logical minimization is directed to the OpenROAD flow. OpenROAD is an Electronic Design Automation project that uses several integrated open-source tools and allows a standard cell synthesis mapped to an ASIC technology. The observed results show how promising Approximate Computing approaches can be, having reduced the average of the area, delay and power experienced for most of the evaluated cases. This average had an increase when Decision Tree is applied defining an accuracy of 100% when compared to the OpenROAD flow without Decision Tree, but it continuously decreased with the chosen circuits’ precision reduction. With an accuracy of 90%, for example, the average area and power of the studied set decreased by 41.49% and 47.19%, respectively, compared to the obtained OpenROAD results.