Ultra-low-voltage minimalist standard cell library

Abstract

A operação de ultrabaixa tensão é uma abordagem atraente para aplicações com restrição de energia, onde a frequência de operação é uma preocupação secundária. No entanto, o aumento da variabilidade dos parâmetros do processo deve ser mitigado neste domínio. Esta dissertação propõe abordagens para melhorar a robustez de circuitos integrados digitais em operação sublimiar por meio de dimensionamento de dispositivos e topologias alternativas de circuito. A fim de transcender os limites anteriores de bibliotecas de células padrão de baixa tensão, esta dissertação apresenta uma metodologia para projetar uma biblioteca de células padrão minimalista de ultra baixa tensão de 100 mV; a biblioteca consiste em células combinacionais e sequenciais. Foram utilizadas duas topologias de circuitos lógicos, o CMOS sliced e o Schmitt trigger. A biblioteca de células padrão foi validada através do projeto e teste de circuitos divisores de frequência fabricados nas tecnologias de 130 nm e 180 nm. Resultados experimentais na tecnologia de 130 nm de um divisor de frequência com 15 estágios cascateados utilizando a lógica Schmitt trigger demonstram a operação em 32 kHz com uma tensão de alimentação de 76 mV. Os resultados em silício da tecnologia 180 nm operam em uma tensão ainda mais baixa, um divisor de frequência baseado na topologia sliced opera com uma tensão de alimentação de 72 mV, com 32 kHz de frequência de entrada. Todas as dez amostras dos divisores de frequência de 180 nm são totalmente funcionais em VDD =100 mV, mostrando a robustez da biblioteca de ultra baixa tensão projetada nesta dissertação.

Abstract: Ultra-low-voltage operation is a compelling approach for power-constrained applications where the frequency of operation is a secondary concern. However, the increased variability of the process parameters must be mitigated in this domain. This dissertation proposes approaches to improve the robustness of digital integrated circuits in subthreshold operation through device sizing and improved circuit topologies. In order to transcend the previous limits of low voltage standard cells libraries, this dissertation presents a methodology to design an ultra-low- voltage minimalist standard cell library to operate with a supply voltage of 100 mV; the library consists of combinational and sequential cells. Two topologies of logic circuits were used, the CMOS sliced-based and the Schmitt trigger-based cells. The standard cell library was validated through the design and test of frequency dividers circuits fabricated in 130 nm and 180 nm technologies. Experimental results on the 130 nm tech of a 15-stage Schmitt trigger-based frequency divider chain demonstrate the operation at 32 kHz with a supply voltage of 76 mV. The 180 nm silicon results operate in an even more extreme low voltage, a 72 mV CMOS sliced-based frequency divider operate at 32 kHz. All ten samples of the 180 nm frequency dividers are fully functional at VDD =100 mV, resulting in a 100% yield.