Desenvolvimento de mecanismos para aumento de previsibilidade no hypervisor bao com foco em aplicações automotivas críticas: seleção de bancos dram
Show simple item record
| dc.contributor |
Universidade Federal de Santa Catarina |
pt_BR |
| dc.contributor.advisor |
Gracioli, Giovani Gracioli |
|
| dc.contributor.author |
Grasel, Eduardo Bischoff Grasel |
|
| dc.date.accessioned |
2025-09-15T13:30:17Z |
|
| dc.date.available |
2025-09-15T13:30:17Z |
|
| dc.date.issued |
2025-09-15 |
|
| dc.identifier.uri |
https://repositorio.ufsc.br/handle/123456789/268825 |
|
| dc.description |
Seminário de Iniciação Científica e Tecnológica. Universidade Federal de Santa Catarina. Centro Tecnológico. Departamento de Engenharia do Conhecimento |
pt_BR |
| dc.description.abstract |
Este trabalho explora o aumento da previsibilidade de desempenho em sistemas de criticidade mista virtualizados, um desafio crescente em plataformas multi-core onde a contenção por recursos de memória compartilhados degrada a performance de tarefas críticas. A pesquisa propõe e implementa um mecanismo de isolamento de memória no nível dos bancos de DRAM, realizado inteiramente via software dentro do hypervisor Bao. A abordagem consiste em modificar o alocador de memória do hypervisor para filtrar e atribuir páginas de memória às máquinas virtuais (VMs) com base em padrões de bits específicos do endereço físico, que correspondem aos bancos físicos no hardware de um Raspberry Pi 4. A validação do mecanismo foi realizada através de um ambiente experimental com múltiplas VMs FreeRTOS. Uma VM "vítima", executando um benchmark de processamento de imagem (Disparity), foi submetida à interferência de três VMs "atacantes" gerando estresse de memória contínuo (Bandwidth). Os resultados quantitativos demonstram que a contenção no mesmo banco de memória degradou significativamente o desempenho das tarefas. A técnica de particionamento de bancos se mostrou eficaz, reduzindo drasticamente essa degradação. Conclui-se que o isolamento de bancos é uma técnica viável, mas a interferência residual aponta para a existência de gargalos secundários em outros recursos compartilhados da hierarquia de memória, como o Cache L2 e o controlador de DRAM. |
pt_BR |
| dc.format.extent |
Vídeo |
pt_BR |
| dc.language.iso |
por |
pt_BR |
| dc.publisher |
Florianópolis, SC |
pt_BR |
| dc.subject |
Dram |
pt_BR |
| dc.subject |
Hypervisor |
pt_BR |
| dc.subject |
Memória |
pt_BR |
| dc.subject |
Rtos |
pt_BR |
| dc.subject |
Bancos |
pt_BR |
| dc.title |
Desenvolvimento de mecanismos para aumento de previsibilidade no hypervisor bao com foco em aplicações automotivas críticas: seleção de bancos dram |
pt_BR |
| dc.type |
video |
pt_BR |
Files in this item
This item appears in the following Collection(s)
Show simple item record
Search DSpace
Browse
-
All of DSpace
-
This Collection
My Account
Statistics
Compartilhar