|
Abstract:
|
O campo de desenvolvimento de hardware é vasto, complexo e composto por di versas subáreas especializadas. Desenvolver aplicações em plataformas embarcadas va riadas pode ser desafiador e consumir muito tempo sem a expertise e as ferramentas ade quadas. Este trabalho apresenta um estudo de caso de umaplataforma dedesenvolvimento de terceiros para sistemas embarcados baseados em RISC-V, detalhando os desafios en contrados, as ferramentas empregadas e os insights obtidos. Especificamente, demonstra a implementação de uma aplicação de comunicação hardware–software — por meio de um periférico personalizado mapeado em memória — e sua integração com um processador softcore RISC-V em FPGA. A organização do PUC-RS5 consiste em um pipeline Harvard de quatro estágios e emissão única. O trabalho descreve o projeto do periférico mapeado em memória, composto por uma máquina de estados finita e um datapath em SystemVe rilog, e sua integração com a interface BRAM do processador. Uma rotina completa de software embarcado, escrita em Assembly RISC-V, foi compilada em arquivos .coe e .mif, inicializada na BRAM e validada primeiro no simulador RARS e depois na simulação de hardware do Vivado. Sua operação é demonstrada na plataforma Nexys A7, com o FPGA xc7a100tcsg324-1 da Xilinx, utilizando 1542 LUTs e 814 FFs. Ao fornecer códigos HDL detalhados, testbenches e documentação do fluxo de trabalho, este estudo oferece um fra mework reproduzível para prototipagem rápida de aplicações embarcadas complexas em sistemas RISC-V baseados em FPGA. O sistema embarcado proposto é uma evolução de trabalhos anteriores que também foram validados por simulação e hardware. |
