Design of a 16 GHz voltage-controlled oscillator with control and output stages using 12 nm finfet technology

Abstract

Este trabalho foca no projeto e análise de um oscilador controlado por tensão (VCO) destinado à integração em um loop de travamento de fase (PLL) utilizado na geração de referência temporal digital. Uma fundamentação teórica é desenvolvida para orientar a escolha das topologias de projeto e analisar os resultados, comparando-os com osciladores de alta velocidade de última geração. O projeto implementa um VCO de 16 GHz utilizando tecnologia FinFET de 12 nm, com um oscilador em anel de cinco estágios, um buffer para isolamento do sinal e uma fonte de corrente controlada por tensão (VCCS) para regular a corrente de polarização. O oscilador opera com tensão de alimentação de 0,8 V, utilizando transistores de ultra-baixo limiar. Simulações em malha aberta indicam um consumo médio de potência de 919,27 μW e demonstram um ruído de fase médio de -83,41 dBc/Hz a 1 MHz de offset em relação à portadora, refletindo baixas variações de ruído de fase.

This work focuses on the design and analysis of a voltage-controlled oscillator (VCO) intended for integration within a phase-locked loop (PLL) used in digital clock generation. A theoretical foundation is developed to guide the selection of design topologies and to analyze the results by comparing them with state-of-the-art high-speed oscillators. The design implements a 16 GHz VCO using 12 nm FinFET technology, featuring a five-stage ring oscillator, a buffer for signal isolation, and a voltage-controlled current source (VCCS) to regulate the starving current. The oscillator operates at a supply voltage of 0.8 V using ultra-low threshold voltage transistors. Open-loop simulations indicate an average power consumption of 919.27 μW and demonstrate an average phase noise of -83.41 dBc/Hz at 1 MHz offset from the carrier, reflecting low phase noise fluctuations.